計(jì)算機(jī)組成原理中斷實(shí)驗(yàn)優(yōu)秀范文5篇(存儲(chǔ)版)
【正文】 ED[3]” LOC=“V15”。(3)用輸入開關(guān)向暫存器DR1和DR2置數(shù)，方法同前。)這個(gè)結(jié)果是否有進(jìn)位產(chǎn)生，則要按動(dòng)微動(dòng)開關(guān)KK2，若進(jìn)位標(biāo)志燈亮，則無(wú)進(jìn)位，反之則有進(jìn)位。④使SWB=1，關(guān)閉數(shù)據(jù)輸入三態(tài)門。②將時(shí)序電路模塊(STATE UNIT)單元中的φ和信號(hào)源單元(SIGNAL UNIT)中的H23排針相連。給存儲(chǔ)器的00、00004地址單元中分別寫入數(shù)據(jù)11H、12H、13H、14H、15H。讀其他單元依次循環(huán)上述步驟。并且制定實(shí)驗(yàn)方案然后進(jìn)行實(shí)驗(yàn)驗(yàn)證。請(qǐng)?jiān)O(shè)計(jì)有關(guān)邏輯電路，要求仿真通過，并設(shè)計(jì)波形文件，驗(yàn)證該存儲(chǔ)器系統(tǒng)的存儲(chǔ)與讀出。依次讀出第00、00004號(hào)單元中的內(nèi)容，觀察上述各單元中的內(nèi)容是否與前面寫入的一致。(2)按圖22連接實(shí)驗(yàn)線路，仔細(xì)查線無(wú)誤后接通電源。實(shí)驗(yàn)主要步驟：(1)形成時(shí)鐘脈沖信號(hào)T3。②使SWITCH UNIT單元中的開關(guān)SWB=0，打開數(shù)據(jù)輸入三態(tài)門。使Cn=1，AR=0，進(jìn)行帶進(jìn)位算術(shù)運(yùn)算。實(shí)驗(yàn)主要步驟：一、進(jìn)位(1)。NET “LED[5]” LOC=“N11”。NET “Reg_Addr[1]” LOC=“N8”。assign R_Data_A=REG_Files[R_Addr_A]。b01: LED=LED_Data[15:8]。b10: W_Data= 3239。b0000_0000。寄存器 module jicunqi(input Clk, input Reset, input [4:0] Reg_Addr, input Write_Reg, input [1:0] Sel, input AB, output reg [7:0] LED)。NET “LED[0]” LOC = U16。NET “AB_SW[1]” LOC = T9。b010: LED=F[23:16]。h1111_2222。b110: begin A=3239。B=3239。end 339。h0000_0003。end 339。end 339。OF=0。在擴(kuò)展實(shí)驗(yàn)中，應(yīng)循環(huán)地址寫為實(shí)驗(yàn)指導(dǎo)書上默認(rèn)的“2007”導(dǎo)致輸入的“6”不能一直循環(huán)，導(dǎo)致實(shí)驗(yàn)不能成功，最后在老師的指導(dǎo)下，發(fā)現(xiàn)錯(cuò)誤，及時(shí)將地址改正為“2009”，獲取到循環(huán)值后，最后實(shí)驗(yàn)成功，讓我意識(shí)到做實(shí)驗(yàn)時(shí)，應(yīng)該準(zhǔn)確、細(xì)心的操作和輸入正確的值。在接收鍵盤一個(gè)字符后，退出當(dāng)前級(jí)的中斷服務(wù)程序，恢復(fù)中斷現(xiàn)場(chǎng)，接著執(zhí)行斷點(diǎn)處的程序。5．編寫中斷服務(wù)程序。3．確定中斷向量表地址。2．教學(xué)機(jī)的中斷系統(tǒng)共支持三級(jí)中斷，由三個(gè)無(wú)鎖按鍵確定從右到左依次為一、二、三級(jí)中斷，對(duì)應(yīng)的INTINTINT0的編碼分別是011，優(yōu)先級(jí)也依次升高。三級(jí)中斷對(duì)應(yīng)的中斷向量為XXX4H、XXX8H、XXXCH。（1）選擇3級(jí)中斷的中斷向量為2104H、2108H、210CH。擴(kuò)展提高內(nèi)容：在保證上述案例所有功能條件下，補(bǔ)充實(shí)現(xiàn)：（1）按鍵盤上的任意鍵退出中斷過程中要求顯示所按鍵字符；（2）將主程序的死循環(huán)修改為按空格鍵退出循環(huán)。output[7:0] LED。B。b100: begin {OF,F}=A+B。h0000_0000。end 339。B=3239。b101: begin A=3239。h3333_2222。endalways(*)beginend case(F_LED_SW)339。default:begin LED[7]=ZF。NET “ALU_OP[1]” LOC = N8。NET “LED[3]” LOC = V15。REG RU1(Clk,Reset,Reg_Addr,Reg_Addr,Reg_Addr,W_Data,Write_Reg,R_Data_A,R_Data_B)。h1234_5678。b11: W_Data= 3239。239。iREG_Files[i]endelsebeginif(Write_Reg)beginREG_Files[W_Addr]end end end endmodule管腳配置 NET “Clk” LOC=“C9”。NET “Sel[1]” LOC=“T9”。NET “LED[2]” LOC=“U15”。
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1