簡易數字式電容測試儀_本科畢業(yè)論文(存儲版)
【正文】 ???????????????? 11 收獲與體會????????????????????????? 11 4 致謝 ????????????????? ??? ???? ?????? ? 12 5 參考文獻 ?????????????????????????? ?? ? 13 6 附錄 ?? ????????????????????????????? 14 附錄一元器件表 ??? ??????? ??????????????????? 14 數字式電容測試儀 1 1 系統(tǒng)概述 總體方案的選擇及可行性分析 數字式電容測量儀的作用是以十進制數碼的方式來顯示被測電容的值，從而判斷電容器質量的優(yōu)劣及電容參數。 方案二 用阻抗法測 R、 L、 C 有兩種實現方法：永恒流源供電，然后測元件電壓；永恒壓源供電，然后測元件電流。 方案四： 應用基本思想：把較難測量的物理量轉變成精度較高且較容易測量的物理量。 555 定時器輸出與輸入的關系也可用功能表來描述，如表 1所示 Rd Ui6 Ui2 U0 T 的工作狀態(tài) 0 0 導通 1 ＜ 2Vcc／ 3 ＜ Vcc／ 3 1 截止 1 ＜ 2Vcc／ 3 ＞ Vcc／ 3 不變 不變 1 ＞ 2Vcc／ 3 ＞ Vcc／ 3 0 導通 （表 1） 34856+－+－amp。如此周而復始，就可在 3 腳輸出矩形波信號。 反饋置數法 反饋置數法是將反饋邏輯電路產生的信號送到計數電路的置位端，在滿足條件時，計數電路輸出狀態(tài)為給定的二進制碼。也 可以通過加入延時清零電路，設置更多的檔位來減小誤差，使其精度更高。如果要更加完善設計，還是有很大的發(fā)展余地的，比如說可以加入延時清零電路，可以設置更多的檔位等等。 最后感謝學院為我們提供了難得的機會，再次感謝各位老師和同學們的幫助 !感謝老師的教誨，本學期的學習必將令我們受益終生！我們也將繼續(xù)努力！ 數字式電容測試儀 13 參 考 文 獻 ［ 1］ 徐志軍 ． CPLD/FPGA 的開發(fā)與應用 ［ M］．北京：高等教育出版社， 1979：1518， 31． ［ 2］ 潘松 ， 黃繼業(yè) ． EDA 技術與 VHDL［ M］ ． 北京： 清華大學出版社 ， 20xx． ［ 3］ 金西 ． VHDL 與復雜數字系統(tǒng)設計 ［ M］ ． 西安 ： 西安電子科技大學出版社 ，20xx． ［ 4］ 王科 ． CPLD/FPGA 應用開發(fā)技術與工程實踐 ［ M］ ． 西安 ： 人民郵電出版社 ， 20xx． ［ 5］ 董代潔 ， 郭懷理 ， 曹春雨 ． 基于 FPGA 的可編程 SoC 設計 ［ M］ ． 北京 ： 北京航天航空大學出版社 ， 20xx． 陜西科技大學畢業(yè)論文設計 (設計說明書 ) 14 附 錄 序號 元件 數量 序號 元件 數量 1 計數器 74160 4 12 綠燈 1 2 555 定時器 2 13 報警揚聲器 1 3 寄存器 74LS175 4 14 電容 3 4 數碼管 LED 4 15 待測電容插座 1 5 反相器 7405 2 16 電阻 2K 1 6 或門 OR8 1 17 電阻 5K 1 7 與門 7408 1 18 電位器 200M 1 8 直流電壓源 12V 2 19 電位器 2M 1 9 方波電壓源 5V 1 20 電位器 20K 1 10 藍燈 1 21 電位器 6K 3 11 紅燈 1 22 單刀單擲開關 10 。 對這次設計的電路，我最滿意的是量程控制所達到的高精度效果。儀表有性能可靠、精度高、電路簡單的特點。 數字式電容測試儀 9 74LS160 的功能表如表 2所示： 表二 . 74LS160 的功能表 將 74LS160構成十進制 以下 計數器可采用以下兩種反饋方式： 反饋清零法 反饋清零法是利用反饋電路產生一個給計數器的復位信號，使計 數器各輸出端為零（清零）。 用 555 定時器構成的多諧振蕩器 用 555 定時器構成的多諧振蕩器及其工作波形如圖 6 所示，其工作原理如下： 圖 6 由 555 構成的多諧振蕩器 26V CC R DO5553vI2I1v8 4(a) (b)v7RRV CC12C1 5 μFC 1vCP21C3VV CCvCC3tv OtOOt t tCCV0 1 2T TT1 20數字式電容測試儀 7 當接通電源 Vcc后，電容 C 上的初始電壓為 0V，比較器 C1和 C2輸出為 1和 0，使 Uo=1，放電管 T 截止，電源通過 R R2向 C 充電。三個電阻組成的分壓網絡為上比較器 C1和下比較器 C2，它們分
研究報告相關推薦
鄂ICP備17016276號-1