【正文】 信息位 1101 后面加了三個(gè)“ 0”。這要就剩下 4 條路徑了，即在表中的第 8 條的路徑。故 4 種狀態(tài)共有 8 條到達(dá)路徑。最后到第 L+N 單位時(shí)間，網(wǎng)格圖歸到全為 0 的狀態(tài)，因此僅剩下一條幸存路徑。而對(duì)于無(wú)記憶二進(jìn)制對(duì)稱(chēng)信道，最大似然又等價(jià)于使?jié)h明距離( , )idRC 最小 [15]。( / ) ( / )P E R P C C R?? （ 36） 所以譯碼器的錯(cuò)誤譯碼概率： ( / ) ( )EP P E R P R? ? （ 37） ()PR是接收 R 的概率，與估值序列無(wú)關(guān)，所以譯碼錯(cuò)誤概率最小的最佳譯碼規(guī)則是使 EP 最小，這等價(jià)于使 39。首先由沃曾 克拉夫特針對(duì)無(wú)記憶信道提出的 序列 譯碼就是概率譯碼方式之一；另一種概率譯碼方式是維特比算法。 以約束度 為 3 的卷積碼為例，將輸入的最近兩個(gè)時(shí)刻的數(shù)據(jù)作為狀態(tài)，則寄存器總的狀態(tài)數(shù)有 22=4 種，其狀態(tài)標(biāo)號(hào)為 a（ 00）， b（ 01）， c（ 10）和 d（ 11）。在卷積碼（ n， k， N）中，若自由距離為 df，則能在N+1 連續(xù)段內(nèi)糾正（ df1） /2（向下取整）個(gè)隨機(jī)錯(cuò)誤 [1]。編碼效率為 k / n。 CCS 概述 CCS 是一個(gè)完整的 DSP 集成開(kāi)發(fā)環(huán)境，包括了編輯、編譯、匯編、鏈接、軟件模擬、調(diào)試等幾乎所有需要的軟件，是目前使用最為廣泛的 DSP 開(kāi)發(fā)軟件之一。其功能框圖如圖 21 所示。 (7) 設(shè)有 片內(nèi)存儲(chǔ)器和內(nèi)存接口 由于 DSP 面向的是數(shù)據(jù)密集型應(yīng)用，因此存儲(chǔ)器訪問(wèn)速度對(duì)處理器的性能影響很大。因此，在地址計(jì)算上作特殊考慮。 (3) 特殊的指令系統(tǒng) DSP 芯片通常都有一套自己的特殊指令，這個(gè)指令系統(tǒng)都是專(zhuān)門(mén)為數(shù)字信號(hào)處理而設(shè)計(jì)的。流水線技術(shù)是提高 DSP 程序執(zhí)行效率的一個(gè)重要手段。很多 DSP 有兩套或者兩套以上的內(nèi)部數(shù)據(jù)總線，這種總線 結(jié)構(gòu)稱(chēng)為修正的哈佛結(jié)構(gòu)。統(tǒng)一編址依靠指令計(jì)數(shù)器提供的地址來(lái)區(qū)分是指令數(shù)據(jù)還是地址。 TI 公司的 TMS320C54X 系列是應(yīng)用于通信設(shè)備的通用 DSP 芯片。 依次通過(guò)“初始化”、“加 比 選”、“回溯”完成 Viterbi譯碼。在最近的 20 多年時(shí)間里，數(shù)字信號(hào)處理技術(shù)得到了廣泛的應(yīng)用。編碼則是量化的數(shù)值用一組 二進(jìn)制 的數(shù)碼來(lái)表示。 畢業(yè)設(shè)計(jì)（論文） 第 2 頁(yè) 共 52 頁(yè) 噪聲和信號(hào)混合后難以分開(kāi)，從而使得通信質(zhì)量下降。 數(shù)字通信 概述 觀察電的信號(hào)波形，我們可以發(fā)現(xiàn)如圖 11 所示，模擬信號(hào)的波形是在自由選取電壓的同時(shí)連續(xù)變化的，而在如圖 12 中可見(jiàn)，數(shù)字信號(hào)從 高電壓或低電壓這兩個(gè)值中選擇其一。 參考文獻(xiàn) .............................................................................................................. 37 附錄 1：（ 2,1,9）卷積編碼器原程序 ................................................................ 38 附錄 2：（ 2,1,9） Viterbi 譯碼原程序 ................................................................ 40 畢業(yè)設(shè)計(jì)（論文） 第 1 頁(yè) 共 52 頁(yè) 移動(dòng)通信及 NCDMA背景 人們希望 在任何時(shí)候、在任何地方、與任何人都能及 時(shí)溝通聯(lián)系、交流信息。自 P． Elias首次提出卷積碼編碼以來(lái)，這一編碼技術(shù)至今仍顯示出強(qiáng)大的生命力。深入研究卷積碼編碼原理 和 Viterbi 算法原理后，提出了（ 2,1,9）卷積碼編碼以及 Viterbi 算法的初始化、加 — 比 — 選和回溯 設(shè)計(jì) 方案， 運(yùn)用查表的方法 ,避免了大量繁瑣計(jì)算 ,使得譯碼簡(jiǎn)潔迅速 ,譯碼器的實(shí)時(shí)性能良好。 第二代移動(dòng)通信系統(tǒng)主要包括廣泛使用的 GSM 公用移動(dòng)通信網(wǎng)和窄帶數(shù)字移動(dòng)公用網(wǎng)（ NCDMA)。只要收到了模擬信號(hào)，就容易得到通信的內(nèi)容。從模擬信號(hào)轉(zhuǎn)換到數(shù)字信號(hào)（稱(chēng)為模 /數(shù)轉(zhuǎn)換）一般要經(jīng)過(guò)抽樣、量化和編碼三個(gè)過(guò)程，最終變成一連串由“ 0”和“ 1”代表的脈沖數(shù)字信號(hào)。 針對(duì)卷積碼的譯碼方法有三種： Wozencraft 在 1957 年提出了一種有效譯碼方法，即序列譯碼； Massey 在 1963 年提出了一種性能稍差，但比較實(shí)用的門(mén)限譯碼方法，由于這一實(shí)用性進(jìn)展使卷積碼從理論走向?qū)嵱茫?Viterbi 在 1967 年提出了最大似然譯碼法，該方法對(duì)存儲(chǔ)器級(jí)數(shù)較小卷積碼的譯碼很容易實(shí)現(xiàn)，并具有效率高、速度快、譯碼器簡(jiǎn)單等特點(diǎn)，人們后來(lái)稱(chēng)其為 Viterbi 算法或 Viterbi譯碼，廣泛應(yīng)用于現(xiàn)代 通信 中。 接著 ，深入學(xué)習(xí)數(shù)字信號(hào)處理器 DSP 的原理，了解 C54x 專(zhuān)為 Viterbi 譯碼算信源 信源編碼 信道編碼 調(diào)制 信道 解調(diào) 信宿 信源解碼 信道解碼 噪聲 圖 13 數(shù)字通信系統(tǒng)模型 畢業(yè)設(shè)計(jì)（論文） 第 4 頁(yè) 共 52 頁(yè) 法設(shè)計(jì)的 CSSU 單元 ,掌握用高效率的匯編語(yǔ)言開(kāi)發(fā) DSP。 數(shù)字信號(hào)處理自 20 世紀(jì) 80 年代問(wèn)世以來(lái)，以其獨(dú)特的結(jié)構(gòu)和快速實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法的突出優(yōu)點(diǎn)，正以前所未有的速度向前發(fā)展。諾依曼結(jié)構(gòu)，另一種是哈佛結(jié)構(gòu)。 哈佛結(jié)構(gòu)和馮總線之間的交叉使得程序和數(shù)據(jù)之間的信息傳遞更加靈活、方便，運(yùn)行數(shù)據(jù)存在程序存儲(chǔ)區(qū)中，并被算術(shù)運(yùn)算指令直接使用。模擬設(shè)備公司的 ADSP 深度為二級(jí)， TI 公司的 TMS320C54 為五級(jí)，也就是說(shuō)可以同時(shí)運(yùn)行 5條指令。硬件乘法器是 DSP 區(qū)別于通用微處理器的一個(gè)重要標(biāo)志。 (6) 高速的時(shí)鐘周期和強(qiáng)大的處理能力 DSP 芯片的主頻和處理能力不斷地提高， TMS320C5000 系列 DSP 的 主頻已經(jīng)達(dá)到 200MHz。除了片內(nèi)程序存儲(chǔ)器外， DSP 芯片一般還集成數(shù)據(jù) RAM，用于存放參數(shù)和數(shù)據(jù)。 CSSU 通過(guò) CMPS 指令完成比較、選擇操作 [7]。 設(shè)計(jì) 前期算法規(guī)劃 編輯和編譯 創(chuàng)建工程文件、源文件、配置文件 調(diào)試 語(yǔ)法調(diào)試、斷點(diǎn)調(diào)試和日志保存 分析 實(shí)時(shí)調(diào)試、分析統(tǒng)計(jì)和跟蹤 畢業(yè)設(shè)計(jì)（論文） 第 9 頁(yè) 共 52 頁(yè) 基礎(chǔ) 卷積 碼的概述 卷積碼基本原理 卷積碼通常記作 ( n， k， N)。 衡量卷積碼的糾錯(cuò)能力是用它的距離特性（距離是指兩個(gè)碼字中對(duì)應(yīng)位取值不同的個(gè)數(shù)）來(lái)描述的。 可以證明，式（ 34）和（ 35）與時(shí)域運(yùn)算 c1=u*g1 和 c0=u*g0 是等效的，符號(hào) *代表卷積運(yùn)算，編碼輸出序列 c0,c1 是輸入信息序列 u 與編碼器生成多項(xiàng)式的卷積，這就是卷積碼名稱(chēng)的由來(lái)。大數(shù)邏輯譯碼，又稱(chēng)門(mén)限譯碼，是卷積碼代數(shù)譯碼的最主要的一種方式。由于 M 與碼字 C 之間存在一一對(duì)應(yīng)關(guān)系，所以這等價(jià)于譯碼器根據(jù) R 產(chǎn)生一個(gè) C 的估值序列 C’。C ，則這種譯碼規(guī)則一定使譯碼器輸出錯(cuò)誤概率最小，稱(chēng)這種譯碼規(guī)則為最大后驗(yàn)概率譯。 若 jL+N，則重復(fù)以上步驟，否則停止，譯碼器得到了有最小路徑度量的路徑。第一步考察接收序列的前 6 位“ 11 00 01 00”。 現(xiàn)在將達(dá)到的每個(gè)狀態(tài)的兩條路徑的漢明距離 作比較，將距離最小的一條保留，稱(chēng)為幸存路徑。它和發(fā)送序列相同，故對(duì)應(yīng)發(fā)送信息位 1101。例如，在圖 38 中幸存路徑為 a→ b→ d→ c→ b。最后以（ 2,1,3）卷積碼譯碼為例，詳細(xì)討論了 Viterbi 譯碼算法中的各個(gè)步驟。即先將 移存 器所存儲(chǔ)的狀態(tài)字左移一位，將輸入的 0 或 1 放在最低位，然后再計(jì)算輸出 c0 c1。 分步的值分別放在 A 累加器的第 1 位和第 0 位，即 A 累加器的第 1 位放 c0,第 0 位放 c1,再將 A累加器的值存入 wa 空間。a==b0xorb1xorb2xorb3 開(kāi)始 B 累加器低 9 位清 0 后，最低位取輸入信息 w A 取輸入信息 w A 累加器與 B 累加器的特定位異或產(chǎn)生 c0 c1 ，存入 wa 空間 B 累加器左移 1 位，最低位取輸入信息 w 96 次？ 結(jié)束 是 否 畢業(yè)設(shè)計(jì)（論文） 第 17 頁(yè) 共 52 頁(yè) xor b,5,a 。 (2,1,9)卷積碼狀態(tài)轉(zhuǎn)換 表 的設(shè)計(jì)算法 （ 2,1,9）卷積碼，有 28個(gè)狀態(tài)，即從 0000 0000 到 1111 1111。 例： 在（ 2,1,9）卷積編碼器中，若初始狀態(tài)為 0000 0000，用十進(jìn)制表示即為 0，輸入序列為 1011，求輸出序列和狀態(tài)變化情況。而本文所討論的 Viterbi 譯碼的關(guān)鍵算 畢業(yè)設(shè)計(jì)（論文） 第 18 頁(yè) 共 52 頁(yè) 法查表法就是依賴(lài)狀態(tài)轉(zhuǎn)換 表 來(lái)提高程 序效率。a==b0xorb1 xor b,2,a 。 畢業(yè)設(shè)計(jì)（論文） 第 16 頁(yè) 共 52 頁(yè) (2,1,9)卷積碼編碼流程圖 圖 41 編碼流程圖 (2,1,9)卷積編碼程序?qū)崿F(xiàn) 把 B 累加器的低 9 位當(dāng)做狀態(tài)移存器，左移一位是輸入信息從最低位即第 0位進(jìn)入，第 8 位狀態(tài)舍去。 常常用延遲算子多項(xiàng)式來(lái)描述卷積碼。其中網(wǎng)格圖對(duì)本文的 Viterbi 譯碼起到促進(jìn)我們理解的作用。 由卷積碼編碼的網(wǎng)格圖 36 可知，當(dāng)?shù)玫綖橐粭l譯碼路徑后，前一級(jí)輸入信息位就是下一級(jí) 4 個(gè)狀態(tài) a（ 00） ,b（ 01） ,c（ 10） ,d（ 11）的最后一位。計(jì)算結(jié)果列于 圖 37 中。 由出發(fā)點(diǎn)狀態(tài) a 經(jīng)過(guò)三級(jí)路徑到達(dá) b、 c 和 d 的路徑分別都有兩條，故共有 8 條路徑。 設(shè)現(xiàn)在的發(fā)送信息位為 1101，為了是圖 25 中的移存器的信息位全部移出，在信息位后面加入三個(gè)“ 0”，故編碼后的發(fā)送序列為 11 01 01 00 10 11 00 并且假設(shè)接收序列為 11 00 01 00 10 11 00，其中第 4 個(gè)碼元為錯(cuò)誤。對(duì)每一狀態(tài)，挑選并存儲(chǔ)一條最小度量的部分路徑及其部分度量值，稱(chēng)此路徑為幸存路徑。因此，如果譯碼器對(duì)輸入的 R,能在 2K 個(gè)碼字中選擇一個(gè)使 39。設(shè)信道輸出的 R 是一個(gè)二進(jìn)制 (或四進(jìn)制 )序列，而譯碼器的輸出是一個(gè)信息序列 M 的估值序列 M’。 圖 32 卷積碼網(wǎng)格圖 狀態(tài) a（ 00) 狀態(tài) b（ 01） 狀態(tài) c（ 10） 狀態(tài) d（ 11） 畢業(yè)設(shè)計(jì)（論文） 第 11 頁(yè) 共 52 頁(yè) Viterbi 譯碼 的概述 卷積碼的譯碼方式可以分為兩大類(lèi)：代數(shù)譯碼和概率譯碼。通常，生成碼字還可以用時(shí)延算子來(lái)表示 84321)(1 DDDDDG ????? （ 31） 875321)(0 DDDDDDDG ??????? （ 32） 式（ 31）和（ 32）中， D 代表時(shí)延算子， D 的冪表示延遲時(shí)間單元數(shù)， D表示延遲 1bit，即上個(gè)時(shí)刻輸入碼元， D2 表示延遲 2bit，即上兩個(gè)時(shí)刻輸入碼元，以此類(lèi)推。圖 31 就是一個(gè)（ 2,1,9）卷積碼編碼器的基本結(jié)構(gòu)。 圖 22 ccs 開(kāi)發(fā)階段 本章小結(jié) 本章著重介紹 DSP 的特點(diǎn)與集成開(kāi)發(fā)環(huán)境 CCS。將 ST1 中的 C16 位置 1， ALU 被設(shè)為雙 16位工作模式，這樣 就可以在一個(gè)機(jī)器周期內(nèi)同時(shí)完成倆次加法運(yùn)算。而 DSP 算法的特點(diǎn)是需要大量的簡(jiǎn)單計(jì)算，其相應(yīng)的程序比較短小。由于有些算法通常需要一次從存儲(chǔ)器中取兩個(gè)操作數(shù)，因 畢業(yè)設(shè)計(jì)（論文） 第 7 頁(yè) 共 52 頁(yè) 此 DSP 內(nèi)的地址產(chǎn)生器一般也有兩個(gè)。另一方面，各種算法也在不斷地改進(jìn)，盡量減少乘法運(yùn)算。流水處理使得若干條指令的不同執(zhí)行階段并行執(zhí)行 ， 而能夠提高程序執(zhí)行速度 。第一，數(shù)據(jù)總線和程序總線之間的局部交叉鏈接。傳統(tǒng)的微處理器通常采用馮 DSP 的主要特點(diǎn) DSP 的主要結(jié)構(gòu)特點(diǎn)可以概括為以下幾點(diǎn)： (1) 哈佛結(jié)構(gòu) 總線結(jié)構(gòu)可以分為兩種。 畢業(yè)設(shè)計(jì)（論文）