【正文】 T 的仿真結果 ................................................................................... 18 第 4 章 TMS320C54x DSP 系統(tǒng)硬件設計 ............................................................... 20 系統(tǒng)設計要求 ................................................................................................ 20 電源設計 ........................................................................................................ 20 時鐘電路設計 ................................................................................................ 20 存儲器單元設計 ............................................................................................ 21 復位電路 設計 ................................................................................................ 22 JTAG 接口 ...................................................................................................... 23 A/D 模數(shù)轉換器 ............................................................................................. 24 該款 AD 的主要特性 .......................................................................... 24 該款 AD 的工作原理 .......................................................................... 24 該款 AD 的設計方案 .......................................................................... 25 D/A 數(shù)模轉換器 ............................................................................................. 25 邏輯控制 ........................................................................................................ 27 第 5 章 CCS 集成開發(fā)環(huán)境 ....................................................................................... 28 IV 東北電力大學本科畢業(yè) 設計論文 CCS 集成開發(fā)環(huán)境簡介 ................................................................................ 28 CCS 的組成 .................................................................................................... 28 結論 .............................................................................................................................. 31 參考文獻 ...................................................................................................................... 32 致謝 .............................................................................................................................. 33 附錄 I ........................................................................................................................... 34 附錄 II .......................................................................................................................... 35 1 東北電力大學本科畢業(yè) 設計論文 第 1 章 緒 論 課題背景及其研究現(xiàn)狀 隨著計算機和微電子技術的飛速發(fā)展，基于數(shù)字信號處理的頻譜分析已經(jīng) 應用到各個領域并發(fā)揮著重要作用。但是，傳統(tǒng)的頻譜分析儀也有明顯的缺點，它只能測量頻率的幅度，缺少相位信息，因此屬于標量儀器而不是矢量儀器。 FFT 運算時間與取樣點數(shù)成對數(shù)關系，頻譜分析儀需要高頻率、高分辨率和高速運算時，要選用高速的 FFT 硬件，或者相應的數(shù)字信號處理器（ DSP）。 20 世紀 60 年代，Coolley 和 Tuckey 提出了 FFT，可以將運算減少到（ 2/N ） log N2 次乘法。在雷達信號處理中可以根據(jù)回波信號的功率譜密度、譜峰的寬度、高度和位置可以確定運動目標的位置、輻射強度和運動速度。 70 年代末，隨著集成電路技術，快速 A/D 變換技術，頻率合成技術，數(shù)字存儲技術，尤其是微處理器技術的飛速發(fā)展，頻譜儀的技術指標大幅度提高。 ATTEN 的 AT606 的輸入頻率范圍 ~650MHz； MS2711D 的頻率范圍 60K~3GHz，而 Anritsu 安立的 MS2665C 頻譜儀輸入頻率范圍：9KHz~，整體而言，目前輸入頻率范圍有所擴大。頻譜分析儀 MS2711D的頻率掃描寬度： 6Hz~。硬件方面設計主要原理是：通過信號發(fā)送器產生的 0~2V 模擬信號，經(jīng)過 AD 采樣，送到 DSP進行 FFT 數(shù)字處理等過 程后，由 DA 將數(shù)字信號轉化成模擬信號，再通過示波器來顯示，完成頻譜分析，其間的時序控制和地址碼編譯由 CPLD 完成。 DSP處理器型號眾多，本設計選用的是 TI 公司的 TMS320VC5402 芯片，其內部結構圖如圖 21 所示。 ? 3 條數(shù)據(jù)總線（ CB、 DB 和 EB） 3 條數(shù)據(jù)總線（ CB、 DB 和 EB）將內部各單元（如 CPU、數(shù)據(jù)地址生成電路、程序地 址生成電路，片內外圍設備以及數(shù)據(jù)存儲器）連接在一起。 圖 22 TMS320VC5402 存儲器 分配圖 圖 23 TMS320VC5402 擴展程序存儲圖 9 東北電力大學本科畢業(yè) 設計論文 ?程序存儲器 通過 MP/ ______MC 和 OVLY 位的設置，可以實現(xiàn)對片內存儲器（ ROM、 RAM）的配置，即哪些片內存儲器屬于程序存儲器空間。 I/O 存儲器空間有 64K 字尋址范圍（ 0000H~FFFFH）且只存在于片外。除存儲操作指令（ ADDM、ANDM、 ORM 和 XORM）外， ALU 的運算結果通常都被傳送到目的累 加器（累加器 A 和 B）。 D B 15~ D B 0C B 15~ C B 0M U X符號控制桶形移位器（ 16~ 31 ）M S W / L S W寫選擇E B 15~ E B 0累加器 A累加器 B4040B AD C1616S X MTC （測試位） T ： 16~ 31A S M （ 4~ 0 ） ： 16~ 15指令寄存器立即數(shù) ： 16~ 15 或 0~ 1540A L UC S S U16 圖 25 40 位桶形移位器的功能框圖 11 東北電力大學本科畢業(yè) 設計論文 ? 乘法器 /加法器單元 TMS320C54x CPU 中的 MAC 單元有一個 17 位 17 位的硬件乘法器，并且附帶了一個 40 位的專用加法器，可以在單周期內完成一次乘法累加運算。 指數(shù)編碼器的結構如圖 28 所示。具體使用情況可以參閱文獻[17]。 所謂的組合算法就是把 2N 點的實信號組合成 N 點的復數(shù)序列，然后進行 N點的復數(shù) FFT 變換，最后把 N 點的結果分解成 2N 點的實數(shù)。在基 2FFT 中，N=2M，共有 M 級運算，每級有 N/2 個 2 點 FFT 蝶形運算，因此 N 點 FFT 共有（ N/2） log2N 個蝶形運算。 2， 6 166。 功率譜的計算 用 FFT 計算 x(n)的頻譜，即計算 ????? 10 )()(NnnkNWnxkX （ 323） )(kX 一般是實部 )(kXR 和虛部 )(kXI 組成的復數(shù)，即 )(kX = )(kXR +j )(kXI （ 324） 因此， 只需要將 FFT 變換好的數(shù)據(jù)按照虛部的平方加上實部的平方， 然后再對得到的數(shù)據(jù)進行開方，就能得到功率譜密度 ]19[ 。 3） 系統(tǒng)至少擴充一定數(shù)量的 RAM。即 CLKMD CLKMDCLKMD3 分別設置為“ 0”、“ 0”、“ 1”。系統(tǒng)內編成 電壓 CCV 提供。 對于復位電路的設計，一方面應確保復位的低電平時間足夠長（一般需要20ms 以上），保證 DSP 可靠復位；另一方面應確保電路具有良好的穩(wěn)定性，防止 DSP 誤復位。圖 44 是 JTAG 14 針接口上的信號定義。 ? 在大多數(shù)應用中，片上模擬輸入緩沖器無需外部運算放大器。 AD9201 有不同的輸入方式，本設計是采用輸入信號在 0~2V，參考電壓為2V。該轉換器是雙 10 位電壓輸出數(shù)模轉換器，具有靈活的 3 線串行接口。具體的與 DSP連接原理圖如圖 46 所示。邏輯復用器是由 SELECT 決定輸出情況，其輸出可由 CHIPSELECT 來設定其是否處 于高阻態(tài)。該AD9201 上運行的電壓從 至 。 JTAG 硬件電路結合仿真器和仿真軟件（ Emulator），可以訪問 DSP 內部的所有資源，包括片內寄存器以及所有的存儲器，從而可提供實時硬件在線仿真與調 試的環(huán)境，便于開發(fā)人員進行系統(tǒng)軟件調試。在系統(tǒng)加電過程中，當內核電壓和外圍端口電壓未達到要求的電平時，復位電路確 保 DSP 始終處于復位狀態(tài)。該器件采用 44 引腳 S0,48 引腳 TSOP 封裝，和 48ball FBGA封裝。本系統(tǒng)采用的是外部振蕩方式 。 一個完整獨立的最小系統(tǒng)至少應該包含以下內容： 1） 系統(tǒng)上電可以獨立運行用戶最終程序，不需依賴計算機 /仿真器等設備開發(fā)。這樣的 M 次分解，也就構成了從 x(n)到 )(kX 的 M （即 logN2 ）級迭代計算，每級由 2/N 個蝶形運算組成。第一次按奇、偶分開，得到 兩組 N/2 點的DFT， x(n)的序列號為 0， 2， 4， 6 166。 DIT是將 N點的輸入序列 x(n)按照偶數(shù)和奇數(shù)分解為偶序列和奇序列，因此，x(n)的 N 點 FFT 可表示為： )(kX = ???12/02)2(NnnkNWnx + ?????12/0)12()12(NnknNWnx （ 313） 根據(jù) 2NW = 2)/2( ][ Nje ?? = )2//(2 Nje ?? = 2/NW （ 314） 得： ? ????? ???12/012/0 2/2/ )12()2()(NnNnnkNkNnkN WnxWWnxkX （ 315） 用 Y(k)和 Z(k)分別表示（ 315）右邊的第一個和第二個和式，則有 )()()( kZWkYk