工程設(shè)計(jì)(存儲(chǔ)版)
【正文】 程設(shè)計(jì) ASIC研制過(guò)程 20 EE141 工程設(shè)計(jì) 21 D A E 二、工程題目 D EE141 A E 22 工程設(shè)計(jì) 題目 1： 基于 8位 MCU系統(tǒng)的電阻值測(cè)量電路 ? 目標(biāo)：利用 8位 MCU來(lái)設(shè)計(jì)一個(gè)電阻值測(cè)量系統(tǒng)，利用該系統(tǒng)可以測(cè)量一個(gè)可變電阻的阻值。 （ 3）設(shè)計(jì) Testbench來(lái)測(cè)試所設(shè)計(jì)的電梯控制器硬件電路。 （ 6） 完成 FPGA實(shí)現(xiàn)與測(cè)試（選做）。 （ 4） 利用 Testbench，在 ModelSim環(huán)境下仿真驗(yàn)證設(shè)計(jì)波形，并給出實(shí)驗(yàn)結(jié)果。 24 D EE141 A E 25 工程設(shè)計(jì) 題目 4:電梯控制器電路設(shè)計(jì) ? 設(shè)計(jì)內(nèi)容 實(shí)現(xiàn)一個(gè)（ B2~40）層的電梯控制器，能夠?qū)崿F(xiàn)分①奇偶層控制；②20層以下、 20層以上分別控制；③安全控制（運(yùn)行中層以?xún)?nèi)不響應(yīng) 5）；④安全報(bào)警；⑤開(kāi)關(guān)門(mén)控制；⑥手動(dòng)控制；⑦對(duì)講控制。 Path coverage指示所有的語(yǔ)句執(zhí)行 path是否都得以執(zhí)行。 ? 開(kāi)發(fā)一款小規(guī)模芯片 ? 使用 Verilog HDL進(jìn)行芯片功能描述和設(shè)計(jì)建模 ? 遵循良好的可綜合代碼風(fēng)格 ? 通過(guò)針對(duì)具體應(yīng)用研究實(shí)現(xiàn)集成電路的應(yīng)用方案開(kāi)發(fā)與實(shí)現(xiàn)。 ? 設(shè)計(jì)要求： ? 給出電阻測(cè)量系統(tǒng)的硬件電路原理圖設(shè)計(jì)；電阻值的計(jì)算可以采用軟件來(lái)進(jìn)行轉(zhuǎn)換得到，將計(jì)算得到的電阻值存放到指定內(nèi)存變量中，代碼可以用匯編完成； ? 定時(shí)測(cè)量電阻值，并更新變量，可采用查詢(xún)方式完成數(shù)據(jù)采集操作，也可以采用中斷的方式來(lái)完成上述操作。 （ 4）利用 Testbench，在 ModelSim環(huán)境下仿真驗(yàn)證設(shè)計(jì)波形，并給出實(shí)驗(yàn)結(jié)果。 26 D EE141 A E 27 工程設(shè)計(jì) 其它自選項(xiàng)目 簡(jiǎn)易計(jì)算器、萬(wàn)能日歷、地鐵售票機(jī)、秒表、倒計(jì)時(shí)提醒、冬夏路燈控制器、超市收銀、倉(cāng)儲(chǔ)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1