eda技術(shù)第二章fpgacpld結(jié)構(gòu)與應(yīng)用(存儲(chǔ)版)
【正文】 于反熔絲單元1. CPLD的的 ISP編程編程2. FPGA的配置的配置3. 專用器件配置專用器件配置 FPGA4. 單片機(jī)配置單片機(jī)配置 FPGA習(xí)題習(xí)題252。EDA技術(shù)技術(shù)主講：牛軍浩主講：牛軍浩第二章 FPGA/CPLD結(jié)構(gòu)與應(yīng)用 PLD的分類 簡(jiǎn)單 PLD原理 CPLD結(jié)構(gòu)與工作原理 FPGA結(jié)構(gòu)與工作原理 硬件測(cè)試 PLD產(chǎn)品 編程與配置教學(xué)目的掌握 CPLD/FPGA的結(jié)構(gòu)及工作原理掌握 CPLD/FPGA的配置和編程方法1. 基本 PLD器件的原理結(jié)構(gòu)輸入緩沖電路與陣列或陣列輸出緩沖電路… …數(shù)字電路系統(tǒng)都是由與門、非門、或門、傳輸門等基本門來(lái)構(gòu)成 PLD的分類由基本門可以構(gòu)成兩類數(shù)字電路：組合電路：在邏輯上輸出總是當(dāng)前輸入狀態(tài)的函數(shù)。LE由一個(gè) 4輸入的查找表 LUT、進(jìn)位鏈邏輯和一個(gè)可編程的寄存器構(gòu)成 硬件測(cè)試技術(shù)硬件
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1