cpldfpga與asic原理與設(shè)計(jì)(存儲(chǔ)版)
【正文】 HDL。 緒論 返回 3）綜合工具 綜合工具可以把 HDL變成門級網(wǎng)表。其主要工具有： Cell Silicon Ensemble—標(biāo)準(zhǔn)單元布線器； Gate Ensemble—門陣列布線器； Design Planner—布局工具。下面介紹主要器件生產(chǎn)廠家和開發(fā)工具。 緒論 返回 3. Lattice公司 Lattice是 ISP（ In—System Programmability）技術(shù)的發(fā)明者， ISP技術(shù)極大地促進(jìn)了 PLD產(chǎn)品的發(fā)展。 緒論 返回 Actel公司是反熔絲（一次性燒寫） PLD的領(lǐng)導(dǎo)者，由于反熔絲 PLD抗輻射、耐高低溫、功耗低、速度快，所以在軍品和宇航級上有較大優(yōu)勢。開發(fā)軟件已從 Foundation系列發(fā)展到現(xiàn)在 ISE 。生產(chǎn)CPLD/FPGA的廠家很多，但最有代表性的廠家為 Altera、 Xilinx和 Lattice 公司。 緒論 返回 4）布局和布線 在 IC設(shè)計(jì)的布局布線工具中， Cadence軟件是比較強(qiáng)的，它有很多產(chǎn)品，用于標(biāo)準(zhǔn)單元、門陣列已可實(shí)現(xiàn)交互布線。 Cadence、 Synopsys用的是 VSS（ VHDL仿真器）。 1）設(shè)計(jì)輸入工具 任何一種 EDA軟件必須具備輸入的功能。開放式的結(jié)構(gòu)使 MATLAB 緒論 返回 4. PCB設(shè)計(jì)軟件 PCB(Printed—Circuit Board)設(shè)計(jì)軟件種類很多，如Protel； OrCAD； Viewlogic； PowerPCB； Cadence PSD； 目前 Protel在我國用得最多，下面僅對此軟件作介紹。 緒論 返回 2. EWB仿真軟件 EWB(Electronic Workbench)軟件是 Interactive ImageTechnologies Ltd 在 20世紀(jì) 90年代初推出的電路仿真軟件。 最后一步是進(jìn)行 ASIC的版圖設(shè)計(jì)，即將電路轉(zhuǎn)換成版圖，或者用可編程 ASIC實(shí)現(xiàn)（如 CPLD/FPGA）。數(shù)字電路的設(shè)計(jì)方法是： 緒論 返回 ? 布爾函數(shù)－－數(shù)字系統(tǒng)數(shù)學(xué)基礎(chǔ)（卡諾圖） ?數(shù)字電路設(shè)計(jì)的基本方法 –組合電路設(shè)計(jì) 問題 ?邏輯關(guān)系 ?真值表 ?化簡 ?邏輯 圖 –時(shí)序電路設(shè)計(jì) 列出原始狀態(tài)轉(zhuǎn)移圖和表 ?狀態(tài)優(yōu)化 ?狀態(tài)分配 ?觸發(fā)器選型 ?求解方程式 ?邏輯圖 緒論 返回 ? 使用中、小規(guī)模器件設(shè)計(jì)電路（ 7 54系列） –編碼器（ 74LS148） –譯碼器（ 74LS154） –比較器（ 74LS85） –計(jì)數(shù)器（ 74LS193） –移位寄存器（ 74LS194） –……… 緒論 返回 ? 設(shè)計(jì)方法的局限 –卡諾圖只適用于輸入比較少的函數(shù)的化簡。目前，半定制 ASIC主要有三種： 門陣列 、 標(biāo)準(zhǔn)單元 和 可編程邏輯器件 。 緒論 返回 SOC 專家認(rèn)為， IC發(fā)展的大趨勢是高速、高集成度和低功耗的系統(tǒng)。 緒論 返回 5. 為帶有嵌入 μ P核的 ASIC設(shè)計(jì)提供軟、硬協(xié)同設(shè)計(jì)工具。如 TANGO。解決 LSI或 PCB布線設(shè)計(jì)問題。 4. 可測試性綜合設(shè)計(jì)。它可以將某些專業(yè)電路或電子系統(tǒng)設(shè)計(jì)在一個(gè)芯片上，構(gòu)成單片集成系統(tǒng)，即片上系統(tǒng) SOC(System on Chip)。 ASIC是一種約束性設(shè)計(jì)方式?？ㄖZ圖只適用于輸入比較少的邏輯函數(shù)的化簡?！白皂斚蛳隆钡脑O(shè)計(jì)方法的設(shè)計(jì)流程如下： 緒論 返回 第一步進(jìn)行行為設(shè)計(jì) 第二步進(jìn)行結(jié)構(gòu)設(shè)計(jì) 第三步是把結(jié)構(gòu)轉(zhuǎn)化成邏輯圖，即進(jìn)行邏輯設(shè)計(jì)； 第四步是進(jìn)行電路設(shè)計(jì)，將邏
試題試卷相關(guān)推薦
鄂ICP備17016276號-1