cortex系列m1、m2、m3、m4對(duì)比(存儲(chǔ)版)
【正文】 語(yǔ)言的傳統(tǒng)中斷服務(wù)例程執(zhí)行堆棧操作所必需的），從而使得應(yīng)用程序的開(kāi)發(fā)變得非常容易。 將易損壞的寄存器入棧 NVIC 對(duì)遲到的較高優(yōu)先級(jí)中斷的響應(yīng)如果在為上一個(gè)中斷執(zhí)行堆棧推送期間較高優(yōu)先級(jí)的中斷遲到，NVIC 會(huì)立即提取新的矢量地址來(lái)為掛起的中斷提供服務(wù)，如上所示。W/MHz（ 毫瓦），所憑借的是作為低能耗技術(shù)的領(lǐng)導(dǎo)者和創(chuàng)建超低能耗設(shè)備的主要推動(dòng)者的無(wú)與倫比的 ARM 專門技術(shù)。全功能該處理器執(zhí)行 Thumb174。面積優(yōu)化的實(shí)現(xiàn)是指為了實(shí)現(xiàn)目標(biāo)面積密度而做出的庫(kù)選擇、合成流決策和折衷。以下的一點(diǎn)為M4頁(yè)面特有的介紹：系統(tǒng) IP系統(tǒng) IP 組件對(duì)于在芯片上構(gòu)建復(fù)雜的系統(tǒng)至關(guān)重要，通過(guò)利用系統(tǒng) IP 組件，開(kāi)發(fā)人員可以顯著縮短開(kāi)發(fā)和驗(yàn)證周期，從而節(jié)省成本并縮短產(chǎn)品的上市時(shí)間。面積數(shù)字包括 CM3Core、嵌套向量中斷控制器 (NVIC) 和總線矩陣，但不包括可選組件（包括內(nèi)存保護(hù)單元、嵌入式跟蹤宏單元、斷點(diǎn)單元、數(shù)據(jù)檢測(cè)點(diǎn)單元和跟蹤端口接口單元）。曾獲大獎(jiǎng)的高能效數(shù)字信號(hào)控制CortexM4 提供了無(wú)可比擬的功能，以將 32 位控制與領(lǐng)先的數(shù)字信號(hào)處理技術(shù)集成來(lái)滿足需要很高能效級(jí)別的市場(chǎng)。具有高性能和低動(dòng)態(tài)能耗，CortexM3 處理器提供領(lǐng)先的功效：在 90nmG 基礎(chǔ)上為 DMIPS/mW。超低的能耗處理器狀態(tài)會(huì)在比軟件實(shí)現(xiàn)時(shí)間更少的周期內(nèi)自動(dòng)保存在中斷條目上并在中斷退出時(shí)還原，從而顯著提升低 MHz 系統(tǒng)的性能。 背對(duì)背或遲到中斷的最佳處理（參見(jiàn)下文） 出現(xiàn)異常時(shí)，系統(tǒng)會(huì)將關(guān)鍵通用寄存器推送到堆棧上。Cortex 微控制器軟件接口標(biāo)準(zhǔn) (CMSIS) 是CortexM 系列針對(duì)成本和功耗敏感的M CortexM 技術(shù)CMSISARM為了減少門數(shù)并增強(qiáng)系統(tǒng)靈活性，CortexM 處理器使用一個(gè)基于堆棧的異常模型。 檢測(cè)中斷 Co
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1