微機(jī)原理與接口技術(shù)第3章(存儲(chǔ)版)
【正文】 的存儲(chǔ)單元 ③ 片選和讀寫控制邏輯 ? 選中存儲(chǔ)芯片 ， 控制讀寫操作 ① 存儲(chǔ)體（存儲(chǔ)矩陣） ? 每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址 ，可存儲(chǔ) 1位 （ 位片結(jié)構(gòu) ） 或多位 （ 字片結(jié)構(gòu) ） 二進(jìn)制數(shù)據(jù) ? 存儲(chǔ)容量與地址 、 數(shù)據(jù)線個(gè)數(shù)有關(guān)： 芯片的存儲(chǔ)容量＝ 2M N ＝存儲(chǔ)單元數(shù) 存儲(chǔ)單元的位數(shù) M：芯片的 地址線根數(shù) N：芯片的 數(shù)據(jù)線根數(shù) 示例 ② 地址譯碼電路 譯碼器 A5 A4 A3 A2 A1 A0 63 0 1 存儲(chǔ)單元 64個(gè)單元 行譯碼 A2 A1 A0 7 1 0 列譯碼 A3A4A5 0 1 7 64個(gè)單元 單譯碼 雙譯碼 ? 單譯碼結(jié)構(gòu) ? 雙譯碼結(jié)構(gòu) ? 雙譯碼可簡(jiǎn)化芯片設(shè)計(jì) ? 主要采用的譯碼結(jié)構(gòu) ③ 片選和讀寫控制邏輯 ? 片選端 CS*或 CE* ? 有效時(shí) ， 可以對(duì)該芯片進(jìn)行讀寫操作 ? 輸出 OE* ? 控制讀操作 。 讀 /寫時(shí)間 是指從存儲(chǔ)器接到讀（或?qū)懀┑拿畹酵瓿勺x（或?qū)懀┎僮魉玫臅r(shí)間，也稱為存儲(chǔ)器存取時(shí)間，用 TA表示。第三章 存儲(chǔ)器 教學(xué)重點(diǎn) ?半導(dǎo)體存儲(chǔ)器的組成 ?芯片 SRAM 6264 ?芯片 EPROM 2764 ?SRAM、 EPROM與 CPU的連接 167。目前大多數(shù)計(jì)算機(jī)在 TA在納秒（ ns）到幾十納秒數(shù)量級(jí)。 有效時(shí) ， 芯片內(nèi)數(shù)據(jù)輸出 ? 該控制端對(duì)應(yīng)系統(tǒng)的讀控制線 ? 寫 WE* ? 控制寫操作 。 ? 存儲(chǔ)容量為 1024 4 ? 18個(gè) 引腳： ? 10根地址線 A9～ A0 ? 4根數(shù)據(jù)線 I/O4～ I/O1 ? 片選 CS* ? 讀寫 WE* 1 2 3 4 5 6 7 8 9 18 1716 15 14 13 12 11 10 Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE* A6 A5 A4 A3 A0 A1 A2 CS* GND 功能 SRAM芯片 6264 ? 存儲(chǔ)容量為 8K 8 ? 28個(gè) 引腳： ? 13根地址線 A12～ A0 ? 8根數(shù)據(jù)線 D7～ D0 ? 片選 CS1*、 CS2 ? 讀寫 WE*、 OE* 功能 +5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1