基于eda的vhdl語言設(shè)計的萬年歷或電子表(存儲版)
【正文】 eee。begin process(clk) begin if clk39。 end if。 end if。entity t60 is port(clk:in std_logic。 then cq1=cq1+1。 cout=39。q2=cq2。 END 。 Q2=Q2+1。ELSE COUT=39。039。END IF。WHEN OTHERS=NULL。USE 。BEGIN PROCESS(CLK)BEGIN IF CLK39。Q1=0001。Q1。139。 WHEN 00000011=A=39。WHEN 00000101=A=39。WHEN 00000111=A=39。WHEN 00001001=A=39。WHEN 00010001=A=39。WHEN OTHERS=NULL。USE 。139。 Q2=0000。process(CLK)begin IF CLK39。139。END。END qq。 q1=tg。 q1=mg。 USE 。EVENT AND k2=39。ti=so。039。ti=39。l2=39。 when0010=fi=39。039。039。yi=39。l3=39。si=39。039。039。039。l4=39。 六 實驗原理程序圖 七 出現(xiàn)問題及解決方法在編程上的問題EDA的編寫程序很容易就把最后的符號忘記寫了，結(jié)果往往出錯，找問題也好麻煩，不過細(xì)心加上耐心最后還是解決了。此次實訓(xùn)讓我清醒的認(rèn)識到我的動手能力還很欠缺，對編程知識還有不理解的地方，也不能獨立完成EDA編程設(shè)計，我們現(xiàn)在還只能在老師的指導(dǎo)下完成我們的實訓(xùn)。同時，我也更加的體會到，做任何事都要有信心和毅力，在設(shè)計的過程中，我們遇到了很多自己難以解答的問題，而通過查閱資料、請教老師這些問題都得到了解決。而作為一名學(xué)習(xí)電信專業(yè)的學(xué)生，我深知EDA技術(shù)對未來電子行業(yè)發(fā)展的重要性。還有問題那就是不細(xì)心了，仔細(xì)找找哪里錯了，改過來。 end process。l3=39。039。139。039。 when0100=fi=39。l2=39。039。039。039。l5=39。l1=39。si=39。039。 case a is when0000=fi=mo。architecture one of tiao is signal a:std_logic_vector(3 downto 0)。7. 調(diào)時程序library ieee。 q4=fg。 q4=yg。 q1,q2,q4,q5,q7,q8:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。N2=Q2。)。 END IF。 END IF。BEGINPROCESS (CLK)BEGIN IF CLK39。 程序LIBRARY IEEE。B=39。B=39。B=39。B=39。B=39。039。139。END IF。 END IF。ARCHITECTURE ONE OF YUE IS SIGNAL Q1,Q2:STD_LOGIC_VECTOR(3 DOWNTO 0)。END ONE。039。ELSE COUT=39。139。COUT=39。 THEN Q1=Q1+1。 T1,T2: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 end process。 if cq2=5 and cq1=9 then cq2=0000。event and clk=39。use 。039。)。end t24。引腳圖如（6）
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1