【正文】 片內， ATmega128 為許多嵌入式控制應用提供了靈活而低成本的方案。RESET：復位輸入引腳。在上電復位時保持PEN為低電平將使器件進入SPI串行下載模式。ATmega128包含4K字節(jié)的EEPROM。I/O 時鐘還用于外部中斷模塊。（4）系統(tǒng)控制和復位復位時所有的I/O 寄存器都被設置為初始值，程序從復位向量處開始執(zhí)行。有以下3個8位寄存器用于控制I/O端口的設置：端口方向控制寄存器DDRx，數(shù)據寄存器PORTx，輸入引腳寄存器PINx（5）定時器/計數(shù)器（T/C）ATmega128內有四個定時器/計數(shù)器，其中包括8位的定時器/計數(shù)器0（T/C0）和定時器/計數(shù)器2（T/C2）、16位的定時器/計數(shù)器1（T/C1）和定時器/計數(shù)器3（T/C3）。FYD12864的分辨率12864，可以同時顯示字符、圖形和文字。第6腳（E）為高電平有效的液晶使能端。這個周期是A/D轉換周期，因為TLC2543仍在進行A/D轉換，其通道是上一次I/O周期從DATA IN輸入信號高四位所確定的通道。l 從DATA OUT輸出一個A/D轉換數(shù)據以輸出數(shù)據長度為16位為例，設輸入數(shù)據D3D2=11，這是I/O周期要占用16個CLK，再設D1=0，從時序圖可知，A/D轉換的16個數(shù)據（包括前12位有效數(shù)據位和后4位補0位）將從D15位開始于第1個CLK時鐘同步地從DATA OUTA輸出。 TLV5638的16位數(shù)據字D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0R1SPDPWRR012位數(shù)據其中，SPD為速度模式選擇，當SPD為高時，選擇快速模式，當SPD為低時，選擇慢速模式；PWR為電源模式設置，當PWR為高時，為掉電模式，當PWR為低時，為正常模式；R1與R0一起組成對TLV5638內部寄存器的選擇。PC部分使用WinNWT4軟件控制NWT500產生任意想要的頻率。安裝完畢后，在設備管理器中會找到對應的COM口。如果散熱片沒有充分接觸好，會導致放大器的結溫過高，從而使得放大器不能正常的工作。硬件調試主要包括MCU控制器的調試、DDS電路的調試和放大電路的調試：（1）MCU控制的調試：主要問題在與模擬與數(shù)字的走線問題，防止相互相互干擾，保證MCU的穩(wěn)定工作。PC軟件WINNWT4調試，首先連接好后把頻率值輸入軟件后，用示波器觀察輸出的波形和頻率是否正確。此外，液晶顯示工作正常穩(wěn)定，按鍵操作方便快捷。剛開始做出初步方案，然后再實際設計中對初步方案又做了許多的調整，最終確定了現(xiàn)在系統(tǒng)的方案。感謝陪我一起度過這四年時光的朋友們，是你們一次次在艱難困苦中伸出溫暖的雙手，伴我走過一段段成長的路程。我的畢業(yè)設計題目是等離子體天線激勵源的設計與制作，這個題目涉及到的高頻程控控信號源、高頻程控放大器、高頻功放、A/D、D/A、液晶和單片機程序設計，對于這些模塊的設計制作，我自身基礎并不扎實，李圣老師幫我找了很多相關資料幫助我完成這次設計。參考文獻1. 高吉祥主編，黃智偉、陳和、[M].北京：電子工業(yè)出版社，2003年第1版2. 高吉祥主編，高天萬副編，陳和，[M].北京：電子工業(yè)出版社，2004年第1版3. 黃智偉主編，王彥，陳文光，[M].北京：電子工業(yè)出版社，2005年第1版4. 謝自美主編，閻樹蘭，趙云娣，感謝所有在這里認識的人們，是你們讓我的生活不再單調。謝謝你們，讓我在這四年里感受到無比的溫暖與快樂，體會到友情是多么的珍貴。為此我要感謝母校，感謝你為我?guī)磉@四年平常卻不平凡的大學生活，讓我充實的走過了這四年。在設計過程中大量學習了理論知識，同時也查閱了大量文獻和相關資料，幫助了我順利的完成了設計。但接在其后的放大器效果最好的頻率范圍為390MHz~509MHz，很好地保證了系統(tǒng)在400MHz~500MHz內的工作性能。 軟件調試系統(tǒng)軟件調試分為單片機程序調試和WINNWT4計算機軟件調試。由于頻譜分析儀最大的輸入功率為30 dBm。 WINNWT4操作界面、測試和總結 硬件調試 電路板加工完成后，進行焊接。建議使用英文版（2）設置COM口將USB插入電腦，如果是RS232接口的該步省略。 寫數(shù)據到TLV5638的工作時序其中。（3）引腳配置。D1是輸出數(shù)據格式選擇位，當D1=0，則讓MSB先從DATA OUT輸出，然后再讓LSB從DATA OUT輸出；當D1=1，則讓LSB先從DATA OUT輸出，然后讓LSB從DATA OUT輸出。（2）模塊結構TLC2543具有11通道輸入接口，基于SPI通信方式對數(shù)據的寫入和輸出，其引腳圖如圖：圖1 TLC2543引腳結構圖（3）工作原理以片選信號 CS的電平作為參考，它的工作過程可分為A/D轉換周期和I/O周期相互交替進行的兩部分：①當CS=1，A/D轉換周期此時TLC2543未被選通，其DATA OUT引腳顯高阻態(tài)，TLC2543被禁止。在做并行接口的時候714腳為并行數(shù)據端口，第4腳（RS）為數(shù)據和指令的選擇端，RS為高時表示數(shù)據端口顯示數(shù)據，RS為低時表示數(shù)據端口顯示命令。在本系統(tǒng)中由于需要下載到存儲器中，故采用ISP下載模式，：，晶振采用8MHz外接33pF電容構成并聯(lián)諧振電路，復位電路與89C52單片機不同，ATmega128采用的是低電平復位，在VCC和GND之間接一個開關二極管4148，起著保護電路的作用，當按鍵按下時，ATmega128單片機會進入復位，默認狀態(tài)下復位端為高電平。JTAG AVR復位：當復位寄存器為1 時MCU即復位。ADC時鐘：ADC具有專門的時鐘。終止CPU時鐘將使內核停止工作和計算。因為所有的AVR指令為16位或32位，故FLASH 組織成64K x 16 的形式。AREF：AREF 為ADC 的模擬基準輸入引腳。復位發(fā)生時端口 為三態(tài)。片內 ISP Flash 可以通過SPI 接口、通用編程器，或引導程序多次編程。所以求的增益A=6。布局也采用直線布局法，信號線避免走彎線，減小了電磁輻射損耗。L2是大電感，做扼流圈使用，與CC9 、CC11一起構成濾波電路，防止高頻信號干擾電源，減少電源紋波。RD15HVF1 RD15HVF1阻抗圓圖所示， RD15HVF1輸入輸出阻抗圓圖取其在f=520MHz和f=。 ~1GHz的范圍內幅頻特性曲線非常平滑穩(wěn)定20dB。 驅動級電路仿真為了進一步研究功放驅動電路的增益、頻響特性、相頻特性、輸出失真情況、功率、輸入阻抗等參數(shù)，對功放驅動級電路進行仿真。(3)AH101簡介AH101是中等功率增益塊提供了很好的動態(tài)范圍使用一個低成本的表面的包裝。良好的直流偏置設計目標是選擇適當?shù)撵o態(tài)工作點，并在晶體管參數(shù)和溫度變化的范圍內，保持靜態(tài)工作點的恒定。如果驅動級的增益不夠會導致對末級功率放大器的增益指標要求更加苛刻。本電路采用單端輸入輸出，即PP5接地。具有高線性度（OIP3 =31dBm 900MHz）（注：OIP3是輸出3階截獲點，是衡量功放的線性度的指標，兩個參數(shù)之間的差就是功放的增益，參數(shù)數(shù)值越高，線性度越好）。這是由正弦波的ROM表樣點數(shù)有限而造成的。本題要求頻率按100Hz步進，但實際上可以達到小于1Hz的步進。系統(tǒng)要求產生400MHz到500MHz的頻率范圍，頻率步進為100kHz，可知，用該芯片可以很好地實現(xiàn)。頻率調諧和控制字以并行（8位）或串行加載格式載入AD9858。相位寄存器每經過2N/M 個 fc 時鐘后回到初始狀態(tài)，相應地正弦查詢表經過一個循環(huán)回到初始位置，整個DDS系統(tǒng)輸出一個正弦波。系統(tǒng)結構圖如下： 系統(tǒng)總體結構圖系統(tǒng)硬件設計 正弦波的產生 DDS的原理DDS是數(shù)字可編程的高頻合成器，DDS的工作過程為: (1)將存于數(shù)表中的數(shù)字波形，經數(shù)模轉換器D/A，形成模擬量波形.(2)兩種方法可以改變輸出信號的頻率:①改變查表尋址的時鐘CLOCK的頻率， 可以改變輸出波形的頻率。當Vdd=，f=520MHz時Pout15W，Gp7dB，最大功率可達40W，效率大于50%。通過增加變壓器的二次繞組數(shù)就可以增加輸出的電壓值。 電源方案論證與選擇方案一：采用線性可調電源LM317LM317是可調節(jié)3端正電壓穩(wěn)壓器，此穩(wěn)壓器非常易于使用。用該芯片來控制DDS，可以完美地實現(xiàn)系統(tǒng)的指標性能要求。MCS51系列單片機是一種廉價的，應用極為廣泛的單片機，它體積小，功能強大。 控制器的選擇方案論證與比較方案一：采取FPGA或者CPLD控制。因此也不采用這種方案。并且，可以用DA實現(xiàn)對電壓的程控，成本低廉。方案一：利用RC、LC網絡產生振蕩信號。另外等離子天線是對惰性氣體的離化會發(fā)出各色絢麗的色彩，可以代替目前移動通信基站天線，起到天線美化效果。②適應于多種信號。此時，等離子體可以利用激光照射、直流放電以及微波或射頻激勵耦合等方法使管內氣體形成。澳大利亞國立大學等離子體研究實驗室，對等離子體天線基本物理概念與參數(shù)做了基本研究，并申請了大量專利。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。一個衰減器和一個由肖特基二極管構成的檢波器構成功率檢測模塊，單片機通過AD采集到檢波器的輸出的峰值算出功率，并控制液晶實時顯示頻率和功率。盡我所知，除文中特別加以標注和致謝的地方外，不包含其他人或組織已經發(fā)表或公布過的研究成果，也不包含我為獲得 及其它教育機構的學位或學歷而使用過的材料。本人授權　　 　 　大學可以將本學位論文的全部或部分內容編入有關數(shù)據庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。國內，電子對抗期刊在1996年專門介紹了美國海軍實驗室實驗等離子天線的研究進展。在較高的等離子頻率和較低的電子碰撞頻率條件下，表面波的波數(shù)接近于自由空間電磁波的波數(shù)，等離子體對表面波的衰減也小，等離子體柱上表面波的傳播特性非常類似于在金屬天線陣子上的傳播特性，此時的柱狀等離子體源即可作為天線陣子使用，已有實驗證明該天線可以用作高頻或射頻微波通信。等離子體天線可以比常規(guī)天線設計更輕、體積更小。（1）正弦波輸出頻率范圍：400MHz～500MHz；（2）具有頻率設置功能，頻率步進：100kHz； （3）輸出信號頻率穩(wěn)定度：優(yōu)于102；（4）輸出功率：在負載電阻上的功率達到5～20W ；（5）失真度：用示波器觀察時無明顯失真。但是如果要實現(xiàn)題目中要求的1KHz至10MHz那么寬的頻率范圍，很難做到，或者實現(xiàn)起來系統(tǒng)體積太大，功耗很高，容易產生雜波，不易精確調節(jié)振蕩頻率。這個方案是在方案二的基礎上，用鎖相環(huán)將VCO輸出的頻率鎖定在所需的頻率上。這種方法不僅可以產生不同頻率的正弦波，而且可以控制波形的初始相位，還可以用DDS方法產生任意波形（AWG）。用它們作為系統(tǒng)的“神經中樞”，可以采用VHDL或者Verilog語言來描述。缺點是運行速度不夠快，12個時鐘周期一條指令，如果用12MHz的晶振，執(zhí)行一條指令最快也要1us。因此ATmega128控制芯片能很好的滿足系統(tǒng)設計需求。因此達不到本題驅動大功率功放的要求，故不采用此方案。 綜合考慮功率和功耗兩個因素，為了能夠提供更大的功率，同時產生更少的熱量，本題采用方案二。顯然選用RD15HVF1作為射頻功放管，比較容易滿足要求，故采用方案二。(3)D/A輸出的階梯形波形，經低通（帶通）濾波，成為質量符合需要的模擬波形。通常用頻率增量來表示頻率合成器的分辨率，DDS的最小分辨率為 （25）與PLL不同，DDS的輸出頻率可以瞬時地改變，即可以實現(xiàn)跳頻，這是DDS的一個突出優(yōu)點，用于掃頻測量和數(shù)字通訊中，十分方便。AD9858的時鐘輸入上還具有二分頻特性，使外部時鐘速率可以高達2 GHz。輸出信號頻率的計算公式為： （26）從上式可以看出，頻率步進最小可以達到 （27）這個設計中用5倍頻，算得是題目所要求的步進量的3883倍。失真與雜波的成分可分為以下幾個部分：① 采樣信號的鏡像頻率分量。這些雜波分量的幅度較小?？勺鳛閱味溯斎雴味溯敵鲂推骷褂?，也可作為差分輸入差分輸出型使用。CCC1C16是耦合電容，交流信號經耦合電容輸入輸出，隔離直流分量。驅動級由2SC3356構成的射級跟隨器、三極管2SC3356構成的共射級放大器、高頻管AH101構成的射頻放大器和壓控放大器一起組成，承擔了與前級匹配并驅動末級功放的任務。(2) 2SC3356簡介2SC3356硅超高頻低噪聲功率管是一種基于N型外延層的晶體管。平均無故障時間大于100年。由波形圖可以觀測到：（1）輸出波形與輸入波形形狀完全一樣，幅值大概是輸入的6倍左右，結果與式210相符。=，=,交流電壓表讀數(shù)V=。 RD15HVF1功放電路設計，RR1R14為Q3柵極提供直流電壓VDS，是Q3溝道打開以保證正常工作。C2為78L09輸出濾波，減小輸出電壓紋波。輸入輸出都使用同軸線連接，極大的避免了射頻干擾。，電壓表的讀數(shù)為V`=，I`=，從而可以計算出輸入阻抗。ATmega128單片機的功能特點如下：（1）高性能、低功耗的AVR 8位微處理器（2）先進的RISC結構① 133條指令大多數(shù)可以在一個時鐘周期內完成② 32x8 個通用工作寄存器+外設控制寄存器③ 全靜態(tài)工作④ 工作于16 MHz 時性能高達16 MIPS⑤ 只需兩個時鐘周期的硬件乘法器（3）非易失性的程序和數(shù)據存儲器① 128K 字節(jié)的系統(tǒng)內可編程Flash② 壽