按鍵陣列掃描及點(diǎn)陣顯示器控制電路設(shè)計(jì)改版(存儲(chǔ)版)
【正文】 010111由此得出原信號(hào)與電平控制信號(hào)時(shí)同或關(guān)系，所以用組合邏輯元件設(shè)計(jì)了一個(gè)9進(jìn)8出的同或門器件。查看ROM后，發(fā)現(xiàn)是我沒把軟件的編排方式弄明白，以致顯示碼不符合設(shè)計(jì)要求。此時(shí)可以對(duì)增加的ROM進(jìn)行編寫。由于該設(shè)計(jì)對(duì)于第一次做的我存在一定的難度，起初對(duì)于軟件的使用不理解便饒了不少彎子，但是經(jīng)過同學(xué)和老師的幫助，我最終克服了困難，用quarters II實(shí)現(xiàn)了自己的設(shè)計(jì)。應(yīng)注意的一點(diǎn)是，在編寫ROM表時(shí)，考慮哪些表格是對(duì)變化沒影響的，做實(shí)驗(yàn)應(yīng)把時(shí)間用在有意義的地方。本實(shí)驗(yàn)采用的是128位的ROM，試想把ROM進(jìn)行拓展，變?yōu)?56位。 現(xiàn)象記錄及原因分析遇到這種問題，一般會(huì)首先懷疑ROM中的問題。譯碼器的連接時(shí)就按正常的連接方式使用，輸入為狀態(tài)機(jī)B的三個(gè)輸出信號(hào)，輸出為點(diǎn)陣顯示器的行選擇信號(hào)。寄存器用于暫時(shí)存放狀態(tài)機(jī)A的輸出信號(hào)，然后將它傳入存儲(chǔ)器。CLRA，CLRB為異步復(fù)位端，SET9A,SET9A為異步置9端，均為高電平有效。存儲(chǔ)器由自行設(shè)計(jì)的128*8ROM構(gòu)成，每個(gè)單元存8位，共8根輸出數(shù)據(jù)線。建立存儲(chǔ)數(shù)據(jù)文件時(shí)要注意數(shù)據(jù)位序與點(diǎn)陣序列的關(guān)系以及存儲(chǔ)單元低3位地址與點(diǎn)陣行序的關(guān)系。當(dāng)數(shù)據(jù)選擇器輸出低電平時(shí)，表示被掃描鍵閉合。計(jì)數(shù)器的脈沖周期等于按鍵的掃描時(shí)間，計(jì)數(shù)器的模M大于等于被掃描的按鍵數(shù)N。這樣，8*8點(diǎn)陣顯示電路與8位動(dòng)態(tài)掃描共陽顯示電路的結(jié)構(gòu)完全相同，當(dāng)行掃描信號(hào)為高電平時(shí)，列信號(hào)的低電平可以控制該行各列的發(fā)光管亮。（3）按鍵掃描判斷若以負(fù)脈沖掃描序列信號(hào)控制鍵陣列的列線，使各列線分時(shí)為低電平，同時(shí)順序判斷各行線電平，就能逐個(gè)確定各鍵狀態(tài)。按鍵一般為機(jī)械開關(guān)，其觸點(diǎn)的合、斷有彈性抖動(dòng)。如果多個(gè)按鍵同時(shí)閉合，只響應(yīng)最先作用的按鍵。FPGA通過端口RK1~RK3讀取鍵陣列的行線狀態(tài)X0~X2；通過3—8線譯碼器控制鍵陣列的列線Y0~Y3。（2）按鍵陣列判斷若需要判斷的按鍵較多，為節(jié)省信號(hào)端口資源，一般將按鍵分成行、列兩組連接成陣列形式。比如，當(dāng)陣列為16個(gè)鍵時(shí)，如果每個(gè)鍵的掃描時(shí)間是10ms。由于LP—2900開發(fā)裝置上點(diǎn)陣顯示器的列信號(hào)通過反相器驅(qū)動(dòng)，所以其FPGA的列控制邏輯為高電平有效，即當(dāng)ROWi、Cj都為“1”時(shí)，第i行、第j列的發(fā)光二極管亮。當(dāng)被掃描的按鍵閉合時(shí)，選擇器的輸出信號(hào)控制寄存器保存計(jì)數(shù)器當(dāng)前的鍵碼狀態(tài)，同時(shí)封鎖計(jì)數(shù)器停止鍵掃描，以避免其他按鍵閉合時(shí)產(chǎn)生的影響。若計(jì)數(shù)器的高兩位輸出2控制選擇信號(hào)B1和B0，低兩位輸出0控制譯碼信號(hào)A1和A0，則計(jì)數(shù)器輸出為“0001”時(shí)，Y0為低電平，選擇輸出X1的狀態(tài)，掃描按鍵S2。第三章 單元電路設(shè)計(jì)與分析分頻器提供固定的頻率輸出，用以控制整個(gè)電子系統(tǒng)的時(shí)鐘。反相選擇器用來選擇輸出點(diǎn)陣的顏色是否取反相，由組合邏輯門實(shí)
外語相關(guān)推薦
鄂ICP備17016276號(hào)-1