【正文】 多的一種單元格，使用恒流源不但符合在IC中多用有源器件的原則，而且恒流源作偏置電路還具有工作點(diǎn)對(duì)溫度和電源電壓變化不敏感的優(yōu)點(diǎn)。M3和M4為第一級(jí)負(fù)載，將差模電流恢復(fù)為差模電壓，M6為第二級(jí)跨導(dǎo)級(jí)，將差分電壓信號(hào)轉(zhuǎn)換為電流，而M7再將此電流信號(hào)轉(zhuǎn)換為電壓輸出。（利用MOS管的GD極性相反來判斷放大器的同相端與反相端） 測(cè)量共模輸入范圍的原理圖 運(yùn)放的輸入共模電壓范圍 測(cè)量輸出電壓范圍在單位增益結(jié)構(gòu)中，傳輸曲線的線性受到ICMR限制。需要注意的是，電路仿真是，認(rèn)為MOS管都是完全一致的。經(jīng)計(jì)算得，上升沿的轉(zhuǎn)換速率SR+。并通過Spectre對(duì)CMOS兩級(jí)運(yùn)算放大器進(jìn)行了仿真。Library（庫(kù)）的地位相當(dāng)于文件夾，它用來存放一整個(gè)設(shè)計(jì)的所有數(shù)據(jù)，像一些單元以及子單元中的多種視圖。② 建立單元文件，在Library Name中選擇存放新文件的庫(kù)，在Cell Name中輸入名稱，然后在Tool選項(xiàng)中選擇Composer—schematic。（2） 隔離層：這些層是用于隔離的層，它在垂直方向和水平方向上將各個(gè)導(dǎo)電層互相隔離開來。 CMOS運(yùn)放版圖 差動(dòng)放大器版圖這里我們主要介紹差動(dòng)放大器的版圖。這一技術(shù)之所以稱為四方交叉是因?yàn)樗伤膫€(gè)部分，并且相互交叉放置。集成運(yùn)放電路由四部分組成，包括輸入級(jí)，輸出級(jí)，中間級(jí)和偏置電路。了解電路應(yīng)當(dāng)怎樣才能達(dá)到電氣要求，將使我們能正確的選擇采用什么樣的尺寸和版圖技術(shù)。參考文獻(xiàn)[1]Christopher Saint/Judy ——實(shí)用指南[M].李偉華，孫偉峰，：清華大學(xué)出版社，[2] Christopher Saint/Judy ——基礎(chǔ)版圖設(shè)計(jì)[M].周潤(rùn)德，金申美，：清華大學(xué)出版社，[3]Alan （第二版）[M].張為等，：電子工業(yè)出版社，[4][M]. [5][M].北京:[6]、布局與仿真[M].北京：[7]廖欲評(píng)，[M].北京：[8].[M]致謝詞歷時(shí)將近三個(gè)月的時(shí)間終于將這篇論文寫完，在論文的寫作過程中遇到了無數(shù)的困難和障礙，都在同學(xué)和老師的幫助下度過了。感謝我的同學(xué)和朋友，在我寫論文的過程中給予我了很多你問素材，還在論文的撰寫和排版燈過程中提供熱情的幫助。運(yùn)算放大器的版圖設(shè)計(jì)，是模擬集成電路版圖設(shè)計(jì)的典型，利用Spectre對(duì)設(shè)計(jì)初稿加以模擬，然后對(duì)不符合設(shè)計(jì)目標(biāo)的參數(shù)加以修改，重復(fù)這一過程，最終得到優(yōu)化設(shè)計(jì)方案。偏置電路用于設(shè)置集成運(yùn)放各放大電路的靜態(tài)工作點(diǎn)，集成運(yùn)放多采用電流源電路為各級(jí)提供合適的靜態(tài)工作電流，從而確定了合適的靜態(tài)工作點(diǎn)。集成放大電路最初多用于各種模擬信號(hào)的運(yùn)算，故被稱為集成運(yùn)算放大電路，簡(jiǎn)稱集成運(yùn)放。每條對(duì)角線方向上的兩個(gè)半并聯(lián)了起來，所以這兩半合在一起就像一個(gè)器件那樣工作。P+掩膜用于創(chuàng)建P+注入?yún)^(qū)，它可以通過使用P型注入而使某一擴(kuò)散區(qū)成為P型區(qū)。大多數(shù)的電路版圖有四種基本分層類型：（1） 導(dǎo)體：這些層是導(dǎo)電層，因?yàn)樗麄兡軌騻魉托盘?hào)電壓。如果只建立進(jìn)行SPICE模擬的線路圖，Technology部分選擇Don’t need a techfile選項(xiàng)。icfb調(diào)出Cadence軟件。可以看出，PSRR在高頻處開始退化，這也是兩級(jí)無緩沖運(yùn)算放大器的缺點(diǎn)。因?yàn)閱挝辉鲆娼Y(jié)構(gòu)的反饋?zhàn)畲螅瑥亩鴮?dǎo)致最大的環(huán)路增益，所以能用做最壞情況測(cè)量，因此采用這種結(jié)構(gòu)來測(cè)量轉(zhuǎn)換速率和建立時(shí)間。 電源電壓抑制比測(cè)試因?yàn)樵趯?shí)際使用中的電源也含有紋波，在運(yùn)算放大器的輸出中引入很大的噪聲，為了有效抑制電源噪聲對(duì)輸出信號(hào)的影響，需要了解電源上的噪聲是如何體現(xiàn)在運(yùn)算放大器的輸出端的。如：我們?cè)诜抡孢\(yùn)放的頻率特性時(shí)，所設(shè)計(jì)的仿真電路是建立在輸入源的輸出電阻為零（或很?。┑幕A(chǔ)之上，此時(shí)仿真出的運(yùn)放穩(wěn)定性很好，但如果實(shí)際電路前級(jí)的輸出電阻不為零（此時(shí)應(yīng)考慮運(yùn)放輸入級(jí)的寄生電容），這時(shí)，在做實(shí)際電路的瞬態(tài)仿真時(shí)，會(huì)發(fā)現(xiàn)輸出有較大的過沖，瞬態(tài)仿真必不可少！而且，每一個(gè)AC、DC分析結(jié)果都可以用瞬態(tài)仿真加以驗(yàn)證。此外從電流與電壓轉(zhuǎn)換角度對(duì)電路進(jìn)行分析也許更便于理解。 差分對(duì)M1，M2就是一個(gè)差分對(duì)。這樣在共源共柵結(jié)構(gòu)的增益與輸出電壓范圍相矛盾。要用補(bǔ)償來穩(wěn)定閉環(huán)特性 運(yùn)算放大器框圖理論上說，運(yùn)放的差模電壓增益為無限大，輸入阻抗也是無限大，輸出阻抗為零。最后對(duì)CMOS的版圖設(shè)計(jì)做了初步的介紹。對(duì)于電源線和地線，必須保證足夠的寬度，且應(yīng)是網(wǎng)狀或枝狀布滿整個(gè)芯片。由于CAD已廣泛用于集成電路的版圖設(shè)計(jì)，所以在設(shè)計(jì)中應(yīng)盡量使用重復(fù)單元，以便于計(jì)算輔助設(shè)計(jì)和差錯(cuò)。下面給出了和MOS管相關(guān)的Active層、Poly層、Sub層和Contact層主要的設(shè)計(jì)規(guī)則。各層圖形之間滿足一定的尺寸和相對(duì)位置的約束。 （2）確定有源區(qū)a. 2掩膜版，確定有源工作區(qū)；b. 有源區(qū)表面熱生長(zhǎng)薄氧化層約500 （3）確定多晶硅柵a. 3掩膜版，確定多晶硅區(qū)；b. 淀積多晶硅。 離子注入在制造過程的許多工序中，都必須對(duì)晶片進(jìn)行選擇性摻雜。此外，在晶片上涂一層薄層光照后刻蝕特性會(huì)發(fā)生變化的“光刻膠”。由此，一個(gè)能夠切成薄晶片的大單晶“棒”就完成了。設(shè)計(jì)集成電路最常采用的兩種工藝是雙極工藝和MOS工藝。由于集成電路是按層制作出來的，而版圖是表示電路實(shí)際構(gòu)造的，也就需要不同的層來表示器件、電路的結(jié)構(gòu)以及連接。實(shí)際上，它們是一層一層從下到上疊在一起的。使我們對(duì)設(shè)計(jì)模擬集成電路有了初步的了解。 任務(wù)分配（1）第3周：資料收集及整理。從而為下一次的電路設(shè)計(jì)做準(zhǔn)備。所謂電路原理圖是指器件符號(hào)與連線的抽象關(guān)系的表示，并不是實(shí)際中的電路連接，因此我們必須將電路原理圖轉(zhuǎn)化為具有實(shí)際物理意義的版圖，從而確定出電路各器件以及連線的真實(shí)形狀。在這里設(shè)計(jì)者要對(duì)目標(biāo)有清晰透徹的理解，并可通過一些方法如建模等對(duì)目標(biāo)的可實(shí)現(xiàn)性進(jìn)行驗(yàn)證，從而使后續(xù)工作能夠順利的進(jìn)行。運(yùn)算放大器的版圖設(shè)計(jì)，是模擬集成電路版圖設(shè)計(jì)的典型，利用Spectre對(duì)設(shè)計(jì)初稿加以模擬，然后對(duì)不符合設(shè)計(jì)目標(biāo)的參數(shù)加以修改，重復(fù)這一過程，最終得到優(yōu)化設(shè)計(jì)方案。在設(shè)計(jì)的規(guī)則檢查中包括了ERC檢查的規(guī)則，一般來說只需要LVS和后仿真能夠通過，ERC都不會(huì)有問題，所以ERC驗(yàn)證不經(jīng)常出現(xiàn)，而廠家也就不會(huì)提供出ERC的規(guī)則文件。在此過程中要求芯片的生產(chǎn)廠家提供出可以模擬庫(kù)文件以便用于仿真。然而，卻要犧牲成本費(fèi)用的其他性能如輸出幅度，速度和功耗。運(yùn)算放大器（簡(jiǎn)稱運(yùn)放）是許多混合信號(hào)系統(tǒng)和模擬系統(tǒng)中的一個(gè)組成部分。不同層次的復(fù)雜的運(yùn)算放大器是用來實(shí)現(xiàn)多種功能的：高速放大或過濾的直流偏置。一般來說，模擬電路設(shè)計(jì)仍然需要手工進(jìn)行。作者簽名： 日期： 年 月 日學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。關(guān)鍵詞：集成電路，運(yùn)算放大器，版圖設(shè)計(jì)，仿真ABSTRACTIntegrated circuit layout design is an essential design part to realize circuit mask manufacturing, it is not only related to the integrated circuit to function correctly, but also can greatly affect the performance of the integrated circuit, the cost and the power on the basic CMOS integrated operational amplifier circuit characteristic and design target, we have rendered the basic circuit diagram, and simulation by Spectre, the simulated results are derived parameters and their relationship between determining factors, thereby defining a line with the design target domain size and processing parameters, finally we builded an optimization from the performance index to layout design .Operational amplifier IC layout design, is the design model of analog integrated circuit layout . Here we used Spectre to design draft which should be simulated, then modified which do not ply with the design goals of the parameters , repeat the process, and finally get the optimization design scheme. Finally, according to the parameters such as size finished the