【正文】 ，當(dāng)我們忽略了某一條件或根本沒有弄清還有哪些條件時(shí)，DC、AC分析的結(jié)果就可能與實(shí)際情況不一致，導(dǎo)致錯(cuò)誤的發(fā)生。M6為共源放大器，M7為其提供恒定偏置電流同時(shí)作為第二級輸出負(fù)載。 電流鏡有源負(fù)載M3，M4充當(dāng)2個(gè)負(fù)載，只是他是有源負(fù)載，為什么要用有源負(fù)載，我們知道在集成電路中，不能使用過大的電阻，而且|Av|≈gmRc也就是說Rc增大，直流功耗也增大，對電源電壓的要求也會(huì)提高。要想得到大的增益我們可以采用共源共柵結(jié)構(gòu)來極大地提高輸出阻抗的值，但是共源共柵結(jié)構(gòu)中堆疊的MOS管不可避免地減少了輸出電壓的范圍。當(dāng)差分輸入級沒有完成差分單端變換時(shí)，就由第二級反相器來完成。 小結(jié)由于想采用CMOS技術(shù)來設(shè)計(jì)模擬集成電路，所以這一章介紹了CMOS工藝過程，為了了解這一工藝的基本要素，我們描述了半導(dǎo)體的制造步驟，包括擴(kuò)散、離子注入、淀積等。要根據(jù)流過電流的大小及性能要求，選擇連線種類。即邏輯門乃至管子的安放位置和方向要合適，它不僅包括單元具體形狀的確定，也包括單元方位的選擇。（b）的P Active畫出了N阱，（c）的N Sub和P Active距離太近，（d）的P Active和Poly太近，（e）的Poly和接觸孔太近，（f）的P Active太窄，P Active和接觸孔的距離太近。 設(shè)計(jì)規(guī)則畫版圖就是根據(jù)電路原理圖，將版圖中的各層的幾何圖形組成對應(yīng)器件，并按照一定的關(guān)系將它們連接起來。這種方法是將晶片放到一個(gè)充滿某種氣體的擴(kuò)散爐中，通過氣體的化學(xué)反應(yīng)生成所需的材料。除了作為柵的絕緣材外，二氧化硅在很多制造工序中可以作為保護(hù)層。是把某一層從版圖上轉(zhuǎn)移到硅片上。另外此外，晶片需要包含合適的雜質(zhì)類型以及摻雜的濃度從而滿足對電阻率的要求。N SubN型襯底偏置，摻雜濃度高于N阱，用來連接金屬導(dǎo)線，給N阱偏置電位P SubP型襯底偏置，摻雜濃度高于P阱，用來連接金屬導(dǎo)線，給P阱偏置電位N ActiveNMOS管有源區(qū)，做在P型襯底或P阱中P ActivePMOS管有源區(qū)，做在N阱中N ImplantN Active的外延，用來保證N Active的精度P ImplantP Active的外延，用來保證P Active的精度Poly多晶硅層，可用做MOS管柵極，多晶硅電阻、PIP電容的下級板R dummy標(biāo)明多晶硅電阻范圍的冗余層C polyPIP電容的上級板C metalMIM電容的上級板Contact連接第一層金屬和下面各層的接觸孔Metal 1第一層金屬Via 1連接第1層、第2層金屬的過孔Metal 2第2層金屬Via 2連接第2層、第3層金屬的過孔Metal 3第3層金屬Via 3連接第3層、第4層金屬的過孔Metal 4第4層金屬Via 4連接第4層、第5層金屬的過孔PAD標(biāo)明PAD范圍的冗余層ESD標(biāo)明ESD電路范圍的冗余層 CMOS工藝技術(shù)因?yàn)閷﹄娐沸阅艿脑S多限制均與制造問題有關(guān)，所以在IC電路和版圖的設(shè)計(jì)中，對器件工藝的整體了解證明是必要的。一個(gè)電路的制作需要使用多項(xiàng)工藝，執(zhí)行許多個(gè)步驟。左側(cè)是電路原理圖中的符號，右邊是物理結(jié)構(gòu)圖。（6）第17周：答辯。（8）DRC驗(yàn)證及修改仿真。 模擬集成電路設(shè)計(jì)流程在經(jīng)過“確定目標(biāo)——電路仿真——版圖制作——流片測試”這4個(gè)步驟后，才能算完成了全部的電路設(shè)計(jì)流程。使其最終能達(dá)到所需要的性能指標(biāo)。根據(jù)目標(biāo)的需求，以及需要使用的電路工藝，決定具體的電路要求。在嚴(yán)格按照設(shè)計(jì)程序進(jìn)行電路仿真并通過版圖驗(yàn)證和后仿真之后，投片是否成功，關(guān)鍵是看芯片制造廠了。 Design Rule Check）。前段設(shè)計(jì)包括設(shè)計(jì)電路結(jié)構(gòu)和輸入原理圖。20年前，大多數(shù)的運(yùn)放是各種應(yīng)用的一個(gè)通用模塊。在實(shí)際地電路中，通常結(jié)合反饋網(wǎng)絡(luò)共同組成某種功能模塊。后端繪制的版圖后首先要通過版圖驗(yàn)證，版圖驗(yàn)證包括設(shè)計(jì)規(guī)則驗(yàn)證、電氣規(guī)則檢查、版圖與電路原理圖對比驗(yàn)證。相對于數(shù)字集成電路的規(guī)律性和離散性，計(jì)算機(jī)輔助設(shè)計(jì)方法學(xué)在給定所需功能行為描述的數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化方面已經(jīng)非常成功。對本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。運(yùn)算放大器的版圖設(shè)計(jì)，是模擬集成電路版圖設(shè)計(jì)的典型，利用Spectre對設(shè)計(jì)初稿加以模擬，然后對不符合設(shè)計(jì)目標(biāo)的參數(shù)加以修改，重復(fù)這一過程，最終得到優(yōu)化設(shè)計(jì)方案。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果，也不包含我為獲得 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過的材料。本人授權(quán)　　 　 　大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。因此，仔細(xì)研究模擬電路的設(shè)計(jì)過程，熟悉那些提高設(shè)計(jì)效率、增加設(shè)計(jì)成功機(jī)會(huì)的原則是非常必要的。每一代 CMOS技術(shù)，由于供應(yīng)減少電壓和晶體管溝道長度的運(yùn)算放大器的設(shè)計(jì)，繼續(xù)為運(yùn)放的設(shè)計(jì)提出一個(gè)復(fù)雜的問題。不同層次的復(fù)雜的運(yùn)算放大器是用來實(shí)現(xiàn)多種功能的：高速放大或過濾的直流偏置。與次相反，今天的運(yùn)放設(shè)計(jì)，放大器的設(shè)計(jì)從開始就認(rèn)識(shí)到妥協(xié)之間的各種參數(shù)，這樣一個(gè)妥協(xié)，最終將需要更多地考慮整體的設(shè)計(jì)，因此，我們需要知道滿足每個(gè)人從適當(dāng)?shù)闹档膮?shù)。分析電路主要還包括瞬態(tài)分析、直流分析、交流分析、溫度分析、模擬參數(shù)分析、噪聲分析等。LVS驗(yàn)證是把電路圖與版圖作一個(gè)拓?fù)潢P(guān)系的對比，從而檢查出在布局前后元件值、襯底的類型是否相符，電路連接的方式是否保持一致。最后根據(jù)參數(shù)尺寸等進(jìn)行版圖設(shè)計(jì)以及驗(yàn)證。其次是構(gòu)造電路并進(jìn)行仿真。電路原理圖中的器件符號被版圖中的器件所代替，而原理圖中的連線也用版圖中的導(dǎo)線來表示，最終電路的形狀就被版圖的形狀所代替了。 主要工作以及任務(wù)分配（1）收集CMOS運(yùn)算放大器和模擬集成電路版圖設(shè)計(jì)的相關(guān)資料。（2）第4周：設(shè)計(jì)基本原理圖，并提交畢業(yè)設(shè)計(jì)開題報(bào)告。最后指出了本次設(shè)計(jì)主要工作以及主要內(nèi)容。因此，一個(gè)MOS管包含了多層結(jié)構(gòu)。這些層是和實(shí)際電路的物理層相對應(yīng)。這兩大“家族”又分別形成各種各樣的小家族，以前，大多數(shù)數(shù)字電路和模擬電路的設(shè)計(jì)都采用雙極工藝，但近年來，MOS工藝的應(yīng)用有了很大的發(fā)展。隨著新一代工藝的誕生，晶片的直徑在隨之增大，現(xiàn)今已超過了20cm。接下來，將掩膜版置于晶片上方，利用紫外線將圖形投影到晶片上。最常用的摻雜方法是“離子注入法”。（4）PMOS管源漏區(qū)形成4掩膜版（正版），確定PMOS FET的源漏區(qū)；b. 硼離子注入或硼雜質(zhì)擴(kuò)散形成PMOS管的源區(qū)和漏區(qū)。 PMOS管的版圖為了確保制造出芯片的合格就是這些約束的目的。表22是Active（有源區(qū)）和Sub（襯底偏置）的設(shè)計(jì)規(guī)則。布線要合理。對于那些要防止互相引起串?dāng)_的布線，一定要遠(yuǎn)離，不可靠攏并行。第3章 CMOS運(yùn)算放大器簡介 概述。但實(shí)際的運(yùn)放性能只能接近這些值。為了緩解這種矛盾引進(jìn)了兩級運(yùn)放，在兩級運(yùn)放中將這兩點(diǎn)各在不同級實(shí)現(xiàn)。以上就是差動(dòng)放大器這部分其中M5為第一級提供恒定偏置電流。M1和M2為第一級差分輸入跨導(dǎo)級，將差分輸入電壓轉(zhuǎn)換為差分電流。 MOS運(yùn)算放大器技術(shù)指標(biāo)總表表41 MOS運(yùn)算放大器技術(shù)指標(biāo)總表參數(shù)類別符號參數(shù)名稱單位直流Icc電源電流mA正向跨導(dǎo)us線性輸入范圍V跨導(dǎo)與偏置電流的比值I/VICMR共模輸入范圍V輸入失調(diào)電壓Mv輸入失調(diào)電壓溫度系數(shù)uV/℃輸出峰—峰電流mA輸出峰—峰電壓V交流開環(huán)增益dBGBW單位增益帶寬MHzPM相位裕度℃PSRR電源電壓抑制比dBCMRR共模抑制比dB差模輸入電阻kΩ輸出電阻kΩ瞬態(tài)SR轉(zhuǎn)換速率V/us建立時(shí)間THD總諧波失真全功率帶寬極限VCC電源電壓V允許功耗mW差模輸入電壓范圍V偏置端直流輸入電壓V DC分析 Vout、M5管電流、M7管電流、Vx與Vy與輸入共模電壓變化的關(guān)系，即把運(yùn)放的輸出端和反相輸入端相連，同時(shí)輸入端加直流掃描電壓，從負(fù)電流掃描到正電源。把從運(yùn)放輸入到輸出的差模增益除以差模輸入為0時(shí)電源紋波到輸出的增益定義為運(yùn)算放大器的電源抑制比，式中的Vdd=0，Vin=0指電壓源和輸入電壓的交流小信號為0，而不是指它們的直流電平。在圖中波形的上升或下降期間，由波形的斜率可以確定擺率。 小結(jié)本章主要介紹了仿真的概念。； （2） File菜單在File菜單下，主要的菜單項(xiàng)有New、Open、Exit等。如果在庫中要?jiǎng)?chuàng)立掩膜版或其它的物理數(shù)據(jù)（即要建立除了schematic外的一些view），則須選擇Compile a new techfile (建立新的techfile)或Attach to an existing techfile（使用原有的techfile）。擴(kuò)散區(qū)、金屬層、多晶硅以及阱層都屬于此類。以上四種類型的層結(jié)合起來使用，就可以創(chuàng)建晶體管器件、電阻、電容以及互連。四方交叉看起來就像是一個(gè)四方盒子。而CMOS集成運(yùn)算放大電路即為采用CMOS工藝制造而成的集成運(yùn)放。在繪制版圖時(shí)，首先，需要對電路無論是電氣方面還是在物理方面都有一個(gè)全面的了解。最后根據(jù)參數(shù)尺寸等完成了放大器的版圖設(shè)計(jì)以及版圖的DRC、LVS驗(yàn)證。由于我的學(xué)術(shù)水平有限，所寫論文難免有不足之處，懇請各位老師和學(xué)友批評和指正！