基于fpga的開關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì)畢業(yè)設(shè)計(jì)(存儲(chǔ)版)
【正文】 IOS II軟核應(yīng)用軟件編程、主程序的設(shè)計(jì) 主函數(shù)程序，主要完成系統(tǒng)函數(shù)的初始化，根據(jù)軟件所設(shè)計(jì)的標(biāo)志位控制相關(guān)模塊的運(yùn)行與停止，是整個(gè)軟件編寫最主要的部分。然后，在處理數(shù)據(jù)的時(shí)候，去掉最小的4個(gè)數(shù)據(jù)和最大的5個(gè)數(shù)據(jù)，剩下中間的6個(gè)數(shù)據(jù)，求取平均值。而在實(shí)際應(yīng)用中多采用電氣制動(dòng)，常用的電氣制動(dòng)方式有：（1）短接制動(dòng)：制動(dòng)時(shí)將電機(jī)的繞組短接，利用繞組自身的電阻消耗能量。圖 24 制動(dòng)轉(zhuǎn)換函數(shù)、PID調(diào)節(jié)PWM脈沖寬度的實(shí)現(xiàn) 由于本系統(tǒng)在設(shè)計(jì)過程中，PID的計(jì)算過程是一個(gè)單獨(dú)搭建的電路模塊，計(jì)算得到最終結(jié)果值有正負(fù)之分，通過一個(gè)比較器和0進(jìn)行比較，根據(jù)比較計(jì)算結(jié)果，如果計(jì)算值大于0輸出高電平，若小于0則輸出低電平。這種方法在各種電機(jī)制動(dòng)中廣泛應(yīng)用，變頻控制也用到了。NIOS軟件編程如下：圖23 正反轉(zhuǎn)相序轉(zhuǎn)換函數(shù)、制動(dòng)相序轉(zhuǎn)換函數(shù)電動(dòng)機(jī)的制動(dòng)方式主要有機(jī)械制動(dòng)和電氣制動(dòng)。為了提高速度的精度，我們?nèi)?5組數(shù)據(jù)，存放在數(shù)組當(dāng)中，用于求取速度的平均值。占空比為50%的倍頻信號(hào)。圖15 位置信號(hào)示意圖根據(jù)T測速法，可得如下轉(zhuǎn)速計(jì)算公式： 式中，n為開關(guān)磁阻電動(dòng)機(jī)轉(zhuǎn)速，單位r/min；是一路信號(hào)上升沿和下降沿之間的機(jī)械角度差，如圖15所示， =15176。、本設(shè)計(jì)系統(tǒng)PID模塊的實(shí)現(xiàn) 本設(shè)計(jì)所采用的是增量式PID算法，所謂增量式PID是指數(shù)字控制器的輸出只是控制量的增量。圖10 鎖相環(huán)電路、PWM模塊的設(shè)計(jì)、PWM波形實(shí)現(xiàn)原理目前，采用FPGA產(chǎn)生PWM波形的方法很多，如上下計(jì)數(shù)法、存儲(chǔ)查表法等，本文采用技術(shù)比較的方法來實(shí)現(xiàn)PWM波形的產(chǎn)生，原理如所示。這樣就可以大大縮減產(chǎn)品的開發(fā)周期，提高產(chǎn)品性能的穩(wěn)定性。這就完成了電—光—電的轉(zhuǎn)換，從而起到輸入和輸出的隔離的作用。如圖4所示：圖 4 JTAG電路、功率橋模塊原理圖此模塊是由六個(gè)IGBT組成的多用橋，可以通過跳線連接成所需要的H橋，三相全橋，四相不對(duì)稱半橋等。FPGA主控制器是系統(tǒng)的中樞，它綜合處理速度指令速度反饋信號(hào)及電流傳感器，轉(zhuǎn)子位置檢測器的反饋信息電，流檢測器負(fù)責(zé)檢測實(shí)時(shí)電流，是SRM安全運(yùn)行的保障和系統(tǒng)閉環(huán)的基礎(chǔ)，以上各部分相輔相成 構(gòu)成一個(gè)有機(jī)的整體。圖 2 開發(fā)板頂層原理圖、FPGA電源電路電源電路是保證整個(gè)FPGA硬件系統(tǒng)正常工作的核心部件。如圖5所示：圖5多功能功率橋、IGBT驅(qū)動(dòng)電路圖本模塊是多用橋的驅(qū)動(dòng)模塊主要由M57962L芯片構(gòu)成，如果M57962L的第十三管腳PWM輸入引腳為低電平時(shí)B1和E1產(chǎn)生15V的電壓驅(qū)使IGBT的導(dǎo)通，而當(dāng)PWM輸入為高電平時(shí)B1和E1產(chǎn)生9V的電壓驅(qū)使IGBT的關(guān)斷。從而使FPGA具有良好的工作環(huán)境，正常輸出PWM波等。此電路模塊主要完成功能：（1）NIOS軟核工作所需要的100MH
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1