ps-2接口協(xié)議解析及應(yīng)用知識(存儲(chǔ)版)
【正文】 (３)。／／ｓｅｎｄ １ ｔｏ Ｐ１ ｔｈｅｎ ｒｅａｄ Ｐ１ｗｈｉｌｅ (!ＣＬＫ) ／／ｉｆ ＣＬＫ ｉｓ ｌｏｗ ｗａｉｔ{。／／ｔｅｍｐ＝ｘ。}／／ＤＡＴＡ＝(ｂｉｔ)(ｔｅｍｐ＆０ｘ０１)。ｄｅｌａｙ_ｕｓ(１０)。 ＣＬＫ＝１。充分理解ＰＳ／２接口協(xié)議，可以幫助設(shè)計(jì)者自主開發(fā)一些工控機(jī)上的專用鍵盤等外設(shè)，并能夠按照用戶的要求開發(fā)出專用的多功能鍵盤。ＣＬＫ＝１。／／ｓｅｎｄ ｃｈｅｃｋ ｂｉｔｄｅｌａｙ_ｕｓ(５)。ｉｆ(ｃｈａｒ_ｔｅｍｐ＝＝０ｘ０１){ＤＡＴＡ＝１。ＣＬＫ＝０。}ｔｅｍｐ＝ｔｅｍｐ＞＞１。ｂｉｔ ｆｌａｇ_ｃｈｅｃｋ＝１。其中Ｐ２口和Ｐ１口用于鍵盤掃描電路（圖中未畫出），Ｐ０．０為數(shù)據(jù)端，Ｐ０．１為時(shí)鐘端，Ｐ０．２為模擬開關(guān)選通端。讀數(shù)據(jù)線的步驟如下：（１）延時(shí)２０μｓ；（２）把時(shí)鐘線拉低（３）延時(shí)４０μｓ（４）釋放時(shí)鐘線（５）延時(shí)２０μｓ（６）讀數(shù)據(jù)線。（２）判斷數(shù)據(jù)線是否為低，為高則錯(cuò)誤退出，否則繼續(xù)執(zhí)行。３．１ ＰＳ／２向ＰＣ機(jī)發(fā)送一個(gè)字節(jié)從ＰＳ／２向ＰＣ機(jī)發(fā)送一個(gè)字節(jié)可按照下面的步驟進(jìn)行：(１)檢測時(shí)鐘線電平，如果時(shí)鐘線為低，則延時(shí)５０μｓ；(２)檢測判斷時(shí)鐘信號是否為高，為高，則向下執(zhí)行，為低，則轉(zhuǎn)到(１)；(３)檢測數(shù)據(jù)線是否為高，如果為高則繼續(xù)執(zhí)行，如果為低，則放棄發(fā)送（此時(shí)ＰＣ機(jī)在向ＰＳ／２設(shè)備發(fā)送數(shù)據(jù)，所以ＰＳ／２設(shè)備要轉(zhuǎn)移到接收程序處接收數(shù)據(jù)）；(４)延時(shí)２０μｓ（如果此時(shí)正在發(fā)送起始位，則應(yīng)延時(shí)４０μｓ）；（５）輸出起始位（０）到數(shù)據(jù)線上。當(dāng)時(shí)鐘頻率為１５ｋＨｚ時(shí)，從Ｃｌｏｃｋ（時(shí)鐘腳）的上升沿到數(shù)據(jù)位轉(zhuǎn)變時(shí)間至少要５μｓ。２．３ ＰＳ／２設(shè)備和ＰＣ機(jī)的通訊ＰＳ／２設(shè)備的Ｃｌｏｃｋ（時(shí)鐘腳）和Ｄａｔａ數(shù)據(jù)腳都是集電極開路的，平時(shí)都是高電平。２．２ 電氣特性ＰＳ／２通訊協(xié)議是一種雙向同步串行通訊協(xié)議?，F(xiàn)在，市面上的鍵盤都和ＰＳ／２及ＡＴ鍵盤兼容，只是功能不同而已。 關(guān)鍵詞：PS/2接口；串行通訊；單片機(jī)；鍵盤；CD4052１ ＰＳ／２接口標(biāo)準(zhǔn)的發(fā)展過程隨著計(jì)算機(jī)工業(yè)的發(fā)展，作為計(jì)算機(jī)最常用輸入設(shè)備的鍵盤也日新月異。該標(biāo)準(zhǔn)仍舊定義了８４～１０１鍵，但是采用６腳ｍｉｎｉ－ＤＩＮ連接器，該連接器在封裝上更小巧，仍然用雙向串行通訊協(xié)議并且提供有可選擇的第三套鍵盤掃描
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1