arm硬件結(jié)構(gòu)應(yīng)用1～(存儲(chǔ)版)
【正文】 PLL）和 VPB分頻器。 LPC2114/2124 LPC2212/2214 X1 X2 CX1 CX2 XTAL 振蕩模式 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－晶體振蕩器 LPC2114/2124 LPC2212/2214 X1 X2 Clock CC 從屬模式 LPC2114/2124 LPC2212/2214 X1 X2 CX1 CX2 XTAL 振蕩模式 ? 注意： 如果使用了 ISP下載功能或者連接 PLL提高頻率，則輸入的時(shí)鐘頻率范圍必須在 10～ 25（ MHz） 之間。 工作原理如圖： 對(duì)輸入時(shí)鐘計(jì)數(shù) 計(jì)數(shù)滿 4096個(gè)周期后，控制開關(guān)閉合 為 CPU提供時(shí)鐘 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－喚醒定時(shí)器 ? 概述 當(dāng)給芯片加電或某個(gè)事件使芯片退出掉電模式后，振蕩器就開始工作，但是需要一段時(shí)間來產(chǎn)生足夠振幅的信號(hào)驅(qū)動(dòng)時(shí)鐘邏輯。 地址 名稱 描述 訪問 0xE01FC080 PLLCON PLL控制寄存器。如果曾對(duì) PLLCON或 PLLCFG執(zhí)行了寫操作，但沒有產(chǎn)生 PLL饋送序列，這些值將不會(huì)反映 PLL的當(dāng)前狀態(tài)。 PLLC PLLE PLL功能 0 0 PLL被關(guān)閉，并斷開連接。 //關(guān)閉中斷，防止饋送序列操作被打斷 PLLFEED=0xAA。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－ PLL(鎖相環(huán) ) ? PLL頻率計(jì)算 Fosc為晶體振蕩器的輸出頻率，即 PLL的輸入頻率 相位頻率 檢測(cè) 流控 振蕩器 CCO 2P 分頻 M分頻 PLL FOSC FCCO FCCO/(2 p) FCCO/(2 p M) 1 2 3 鎖定之后這兩個(gè)頻率相等 FOSC= FCCO/(2 p M) 連接 PLL之后 FCCLK= FCCO/(2 p) Fcco為 PLL電流控制振蕩器的輸出頻率 Fcclk為 最終的輸出頻率 (也是處理器的時(shí)鐘頻率 ) 經(jīng)過 “ 2P分頻 ” 部件后得到 Fcco/(2 p)的頻率 Fcco/(2 p)信號(hào)經(jīng)過 “ M分頻 ” 部件，得到 Fcco/ (2 p M)的頻率 PLL鎖定后相位頻率檢測(cè)的兩輸入端信號(hào)的頻率相等 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－ PLL(鎖相環(huán) ) ? PLL頻率計(jì)算 可以得出以下幾個(gè)等式： Fosc = Fcco/(2 p M) ? Fcco = Fosc (2 p M) Fcclk = Fcco/(2 p) ? Fcco = Fcclk (2 p) 最后得出 PLL的輸出頻率 (當(dāng) PLL激活并連接時(shí) )為： Fcclk = M Fosc 或 Fcclk = Fcco / (2 P) CCO輸出頻率為： Fcco = Fcclk 2 P 或 Fcco = Fosc M 2 P 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 相位頻率 檢測(cè) 流控 振蕩器 CCO 2P 分頻 M分頻 FCCLK PLL FOSC 時(shí)鐘部件－ PLL(鎖相環(huán) ) ? 確定 PLL設(shè)定的過程 的晶振頻率 M值 P值 器時(shí)鐘頻率 選擇處理器的操作頻率 (Fcclk)。通過設(shè)臵 P值，使 Fcco在定義的頻率限制范圍內(nèi)。 i = (Fcco / Fcclk)。 break。 (1 10)) == 0)。 ③、 LSI是低速內(nèi)部時(shí)鐘， RC振蕩器，頻率為 40kHz。系統(tǒng)時(shí)鐘可以選擇為 PLL輸出、 HSI、 HSE。 ADC分頻器可選擇為 8分頻。 (6) 設(shè)置低速 AHB時(shí)鐘 (APB1)： RCC_PCLK1Config。 節(jié)電模式 處理器 系統(tǒng)時(shí)鐘 外設(shè) 空閑模式 停止執(zhí)行指令 有效 正常工作 掉電模式 停止執(zhí)行指令 無效 無需時(shí)鐘支持的外 設(shè)能夠正常工作 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 CPU核 定時(shí)器 0 定時(shí)器 1 時(shí)鐘系統(tǒng) ... A/D轉(zhuǎn)換 FCCLK FVPB POWER …… 控制寄存器 PCON —— IDL 7 : 2 0 PD 1 控制寄存器PCONP —— — 31 : 13 PCTIM0 PCTIM1 2 …… 11 : 3 PCAD 12系統(tǒng)掉電 ? 寄存器描述 功率控制寄存器 (PCON)： 臵位 IDL位，將會(huì)進(jìn)入空閑模式。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 功率控制 ? 功率控制注意事項(xiàng) 外部復(fù)位后， PCONP的值已經(jīng)設(shè)臵成使能所有接口和外圍功能，所以用戶不再需要去打開某個(gè)外設(shè)。 PCONP中的每個(gè)位都控制一個(gè)外設(shè)，清除對(duì)應(yīng)位關(guān)閉功能。 (12) 打開要使用的外設(shè)時(shí)鐘： RCC_APB1PerphClockCmd()…. 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? STM32時(shí)鐘的初始化舉例 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? STM32時(shí)鐘的初始化舉例 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? STM32時(shí)鐘的初始化舉例 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 功率控制 ? 概述 注： ARM芯片還允許程序?qū)δ硞€(gè)外設(shè)進(jìn)行關(guān)閉控制。 (4) 設(shè)置 AHB時(shí)鐘 (HCLK)： RCC_HCLKConfig。該倍頻器可以選擇 1或 2倍頻，時(shí)鐘輸出供定時(shí)器 1使用。 。 ①、 HSI是高速內(nèi)部時(shí)鐘， RC振蕩器，頻率為 8MHz。 PLLFEED = 0x55。 break。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? PLL設(shè)置舉例 PLL配臵過程： uint8 PLLSet(uint32 Fcclk, uint32 Fosc, uint32 Fcco) { uint8 i。實(shí)際寫入 MSEL位的值為 M1的整數(shù)倍。通常，首先將 PLL激活并等待鎖定，然后再將 PLL連接。 控制位組合： 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? 寄存器描述 饋送寄存器 PLLFEED PLLFEED[7 : 0] 7 : 0 PLL饋送寄存器 (PLLFEED)： PLLFEED[7:0]： PLL饋送序列必須寫入該寄存器才能使 PLL配臵和控制寄存器的更改生效。 PLL狀態(tài)寄存器 (PLLSTAT)： 狀態(tài)寄存器STAT —— PLOCK PLLC PLLE —— L[1 0] L[4 0]15 : 11 10 9 8 7 MSEL[4:0]、
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1