集成電路設(shè)計導(dǎo)論ppt課件(存儲版)
【正文】 門陣列方法的設(shè)計特點： 設(shè)計周期短，設(shè)計成本低，適合設(shè)計適當(dāng)規(guī)模、中等性能、要求設(shè)計時間短、數(shù)量相對較少的電路。電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 1 第 1章 集成電路設(shè)計導(dǎo)論 微電子（集成電路）技術(shù)概述 集成電路設(shè)計步驟及方法 電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 2 ?“ 自底向上 ” （ Bottomup） “ 自底向上 ” 的設(shè)計路線 ， 即自工藝開始 ， 先進行單元設(shè)計 ， 在精心設(shè)計好各單元后逐步向上進行功能塊 、 子系統(tǒng)設(shè)計直至最終完成整個系統(tǒng)設(shè)計 。 不足：設(shè)計靈活性較低；門利用率低；芯片面積浪費。 (3) 門陣列設(shè)計時只需要定制部分掩膜版，而標(biāo)準(zhǔn)單元設(shè)計后需要定制所有的各層掩膜版。 (2) 成本較高：由于掩膜版需要全部定制，芯片的加工也要經(jīng)過全過程，因而成本較高。 BB布圖特點： 任意形狀的單元（一般為矩形或 “ L”型）、任意位置、無布線通道。第二，它沒有統(tǒng)一的布線通道，而是根據(jù)需要加以分配 。在芯片內(nèi)放入經(jīng)編譯得到的宏單元或人工設(shè)計的功能塊。 (2) 門陣列設(shè)計時首先要選定某一種門復(fù)雜度的基片，因而門陣列的布局和布線是在最大的門數(shù)目、最大的壓焊塊數(shù)目、布線通道的間距都確定的前提下進行的。 ?門海設(shè)計技術(shù)是把由一對不共柵的 P管和 N管組成的基本單元鋪滿整個芯片（除 I/O區(qū)外），基本單元之間無氧化隔離區(qū)，布線通道不確定，宏單元連線在無用器件區(qū)上進行。 在模擬 IC和較簡單的數(shù)字 IC設(shè)計中 ， 大多仍采用 “ 自底向上 ” 的設(shè)計方法 。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1