總線數(shù)據(jù)傳輸實驗(存儲版)
【正文】 仿真結論波形仿真邏輯功能驗證正確，通過總線數(shù)據(jù)傳輸?shù)脑恚靡粋€八位單向三態(tài)緩沖器74244和三個帶三態(tài)輸出的八位寄存器74374實現(xiàn)了數(shù)據(jù)的顯示和交換。 Q4. 舉例說明畫電路圖中連線bus line(粗線)和node line(細線)區(qū)別。and r1_bus=39。and r1_bus=39。and r1_bus=39。and r1_bus=39。)。 or r3_bus=39。 實驗總結本次實驗明白了數(shù)據(jù)傳送的過程和具體操作，了解如何單個開啟數(shù)據(jù)傳送，如何控制數(shù)據(jù)流的方向，并掌握總線數(shù)據(jù)傳輸?shù)脑怼?or r2_bus=39。)else (others=39。)else r3 when (sw_bus=39。)else r2 when (sw_bus=39。)else r1 when (sw_bus=39。bus_reg=k when (sw_bus=39。OEN是控制端口，為高電平時，輸出為高阻態(tài)，低電平時有效，時鐘的上升沿觸發(fā)，將輸入傳至輸出端口，時鐘處于低電平時，輸出保持不變。216。)else (others=39。l=bus_reg when (sw_bus=39。139。139。039。139。139。139。 sw_bus,r1_bus,r2_bus,r3_bus:in std_logic。實 驗 報 告實驗日期：學 號：姓 名：實驗名稱：總線數(shù)據(jù)傳輸實驗總 分：一、 實驗設計方案216。entity exp_bus isport(clk:in std_logic。event and clk=39。 elsif lddr(3)=39。and r1_bus=39。and r1_bus=39。and r1_bus=39。and
教學教案相關推薦
鄂ICP備17016276號-1