第4章dma控制器與定時(shí)計(jì)數(shù)器及sicl(存儲版)
【正文】 ；返回 D— SET ENDP ； DMA結(jié)束 返回本節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 8237A DMA可編程控制與微機(jī)系統(tǒng)的接口電路 1．用于將數(shù)據(jù)從存儲器傳送到 I/O接口的 DMA控制電路 2．用于將數(shù)據(jù)從 I/O接口傳送到內(nèi)存的接口電路 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 圖 使用 DMA通道實(shí)現(xiàn)內(nèi)存到 I/O接口的電路 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 圖 使用 DMA通道實(shí)現(xiàn) I/O到內(nèi)存接口的電路 返回本節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 可編程計(jì)數(shù) /定時(shí)器 8253/8254 8253的組成與功能 8253與系統(tǒng)的連接應(yīng)用實(shí)例 返回本章首頁 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 8253的組成與功能 1． 3個(gè)獨(dú)立的 16位計(jì)數(shù)器 3個(gè)計(jì)數(shù)器分別為計(jì)數(shù)器 0、計(jì)數(shù)器 計(jì)數(shù)器 2，每個(gè)計(jì)數(shù)器的內(nèi)部邏輯結(jié)構(gòu)如圖。 （ 4） 判斷傳輸?shù)臄?shù)據(jù)量是否已經(jīng)超出邊界 ，若出界則返回錯(cuò)誤代碼 。 D2： DMA屏蔽設(shè)置位 。 D1D0：通道選擇。 A3~A0：低 4位地址線，雙向信號。 IOR： I/O設(shè)備讀信號，為雙向信號，低電平有效。 RESET：復(fù)位信號 ， 為輸入信號 ， 高電平有效 。 （ 5） DMA控制器按傳輸數(shù)據(jù)的長度直接控制外設(shè)與 RAM進(jìn)行數(shù)據(jù)交換 。第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL DMA系統(tǒng)概述 可編程 DMA控制器 8237A 8237A DMA可編程控制在微機(jī)系統(tǒng)中的應(yīng)用 可編程計(jì)數(shù) /定時(shí)器 8253/8254 多功能 I/O接口電路 82380 現(xiàn)代微型計(jì)算機(jī)系統(tǒng)接口控制邏輯（ SICL） 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 本章學(xué)習(xí)目標(biāo) ?DMA的基本功能和在微機(jī)系統(tǒng)中的應(yīng)用 ? Intel 8237A的功能及組成和工作原理 ? DMA在微機(jī)系統(tǒng)中的應(yīng)用 ?Intel 8253/8254定時(shí) /計(jì)數(shù)器的功能及應(yīng)用 ? SICL的基本功能 返回本章首頁 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL DMA系統(tǒng)概述 DMA概述 DMA的功能 返回本章首頁 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL DMA概述 DMA方式就是直接存儲器存取工作方式。 （ 6） DMA操作結(jié)束 ， DMA控制器向外設(shè)輸出計(jì)數(shù)終止信號 ， 通過接口提出中斷申請 ， 并把總線控制權(quán)交給 CPU， 完成一次 DMA數(shù)據(jù)傳控 。 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL READY：準(zhǔn)備就緒信號 ， 為輸入信號 ， 高電平有效 。 IOW： I/O設(shè)備寫信號，雙向信號，低電平有效。 DB7~DB0：8位雙向數(shù)據(jù)線。它用來選擇四個(gè)通道。 D1~D0：通道選擇位 。 （ 5） 開放通道 ， 并允許 DREQ請求 。 如圖 、 圖 8253/8254的內(nèi)部結(jié)構(gòu)及引腳圖 。 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 4． 數(shù)據(jù)總線緩沖器 這是一個(gè)雙向 、 三態(tài) 8位緩沖器 。 要求計(jì)數(shù)器 2 用作方波發(fā)生器產(chǎn)生40KHz方波輸出 。 IRQ1和 IRQ4用于內(nèi)部的 DMA控制。定時(shí) /計(jì)數(shù)器 2：其輸出端 TOUT2和中斷請求線IRQ3相連引出。 l 功能編號為 2對應(yīng) USB控制器 。 返回本節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL DMA控制器 SICL中的 DMA控制邏輯在功能上兼容兩個(gè) 8237 DMA控制器，它具有 DMA級連模式下的全部功能。 返回本節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL PCI/ISA轉(zhuǎn)換控制 現(xiàn)代微機(jī)系統(tǒng)控制邏輯 SICL中的 PCI至ISA轉(zhuǎn)換控制邏輯具有多種基于 ISA設(shè)備的管理與控制功能 ， 包括存儲器與 I/O設(shè)備的地址映射 、 DMA控制器 、 中斷控制器 、 定時(shí) /監(jiān)視器和 X總線接口 。 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL l 功能編號為 0對應(yīng) ISA兼容性設(shè)備或模塊 ，如 DMA控制器 、 定時(shí) /計(jì)數(shù)器 、 中斷控制器 、實(shí)時(shí)時(shí)鐘 、 電源管理及系統(tǒng)管理 SMM等 。 定時(shí) /計(jì)數(shù)器 0：計(jì)數(shù)、定時(shí)到， 利用輸出信號 TOUT0的上升沿產(chǎn)生中斷請求 IRQ8。 下面介紹與 DMA工作過程的有關(guān)控制信號： 返回本節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 可編程中斷控制器 五個(gè)內(nèi)部中斷源如下： IRQ8接計(jì)數(shù)器 0、 IRQ0接計(jì)數(shù)器 3。 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 表 8253端口的地址分配 返回本節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 8253與系統(tǒng)的連接應(yīng)用實(shí)例 圖 8253用作方波發(fā)生器與 8088總線的接口方法 。 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1