數(shù)學(xué)電子技術(shù)基礎(chǔ)第6章(存儲(chǔ)版)
【正文】 又可以從0000開(kāi)始重新計(jì)數(shù)。（不用其他元件）。 整體置數(shù)方式： 首先將兩片 N進(jìn)制計(jì)數(shù)器按最簡(jiǎn)單的方式接成一個(gè)大于 M進(jìn)制的計(jì)數(shù)器，然后在某一狀態(tài)下使 LD′=0，將兩片計(jì)數(shù)器同時(shí)置數(shù)成適當(dāng)?shù)臓顟B(tài)，獲得 M進(jìn)制計(jì)數(shù)器。 3230123301223*3 )()( ?????????202220220313201*2 )()()()( ?????????????1010*1 Q ????00230203*0 1)( Q ???????????比較得到觸發(fā)器的驅(qū)動(dòng)方程： 230123 QKQJ ??))(( 0132022 ????? QKJ0101 QKQJ ??1)( 0230 ??? KJ3230123301223*3 )()( ?????????202220220313201*2 )()()()( ?????????????1010*1 Q ????00230203*0 1)( Q ???????????畫(huà)電路圖 5 230123 QKQJ ??))(( 0132022 ????? QKJ0101 QKQJ ??1)( 0230 ??? KJ 將 0000作為初始狀態(tài)代入狀態(tài)方程計(jì)算次態(tài)，畫(huà)出狀態(tài)轉(zhuǎn)換圖，與狀態(tài)轉(zhuǎn)換表對(duì)照是否相同。 0/ 01/ 0 1/ 01 /01/ 0 0/ 0(c ) 二進(jìn)制狀態(tài)圖 1 0 0/ 0 1/ 1 00 01將卡諾圖分解 ,求狀態(tài)方程和輸出方程，并得到驅(qū)動(dòng)方程 110111010*1)()(XXQXQXQXQX?????????00101*0 1)( QXXQ ????????01 XQJ ?XK ??110 QXJ ??10 ?K1XQY ?輸出方程： 畫(huà)電路圖 5 01 XQJ ?XK ??110 QXJ ??10 ?K1XQY ?輸出方程： 由狀態(tài)轉(zhuǎn)換圖可知該電路能夠自啟動(dòng) . 檢查電路能否自啟動(dòng) 6 10*1 XQX ??01*0 XQ ???。 因?yàn)?231324，因此取觸發(fā)器位數(shù) n=4。 并行進(jìn)位方式： 以低位片的進(jìn)位信號(hào)作為高位片的工作狀態(tài)控制信號(hào)。 DR?改進(jìn)電路 DS?置數(shù)法 74LS160具有同步置數(shù)功能 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 )( 02 ???? DL1 1 CLK 1 1 0 LD′=0后，還要等下一個(gè) CLK信號(hào)到來(lái)時(shí)才置入數(shù)據(jù)， 而這時(shí) LD′=0的信號(hào)以穩(wěn)定地建立了，提高了可靠性。 異步計(jì)數(shù)器特點(diǎn) 優(yōu)點(diǎn)： 結(jié)構(gòu)簡(jiǎn)單 三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法 利用現(xiàn)有的 N進(jìn)制計(jì)數(shù)器構(gòu)成任意進(jìn)制 （ M） 計(jì)數(shù)器時(shí) ， 如果 MN， 則只需一片 N進(jìn)制計(jì)數(shù)器；如果MN， 則要多片 N進(jìn)制計(jì)數(shù)器 。屬于單時(shí)鐘的有 74LS190等，屬于雙時(shí)鐘的有 74LS192等。 本節(jié)小結(jié)： 寄存器分為 基本寄存器 和 移位寄存器兩大類 。 1??DR二、移位寄存器 單向移位寄存器 2*31*20*1*0 DQ i ???? 、0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 1 經(jīng)過(guò) 4個(gè) CLK信號(hào)以后，串行輸入的 4位代碼全部移入寄存器中，同時(shí)在 4個(gè)觸發(fā)器輸出端得到并行輸出代碼。 寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來(lái)構(gòu)成的 。 有效循環(huán)： 有效狀態(tài)構(gòu)成的循環(huán)。 狀態(tài)方程 ：（次態(tài)方程）次態(tài)輸出的邏輯表達(dá)式。 構(gòu)成 時(shí)序邏輯電路 的基本單元是 觸發(fā)器 。 第 六 章 時(shí) 序 邏 輯 電 路 教學(xué)內(nèi)容 167。 2. 時(shí)序電路： 電路在某一給定時(shí)刻的輸出 取決于該時(shí)刻電路的輸入 還取決于 前一時(shí)刻電路的狀態(tài) 由觸發(fā)器保存 時(shí)序電路： 組合電路 + 觸發(fā)器 電路的狀態(tài)與 時(shí)間 順序有關(guān) 組合電路存儲(chǔ)電路X1XpY1YmQ1QtW1Wr…………輸入輸出 時(shí)序電路在任何時(shí)刻的穩(wěn)定輸出， 不僅 與 該時(shí)刻的輸入信號(hào)有關(guān)，而且 還與電路原來(lái)的 狀態(tài) 有關(guān)。 時(shí)鐘方程 ：控制時(shí)鐘 CLK的邏輯表達(dá)式。 電路圖 時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程 狀態(tài)方程 狀態(tài)圖、狀態(tài)表 時(shí)序圖 1 5 時(shí)序電路的分析步驟： 4 時(shí)序邏輯電路的分析方法 2 將驅(qū)動(dòng)方程代入特性方程 判斷電路邏輯功能 ,檢查自啟動(dòng) 3 計(jì)算 幾個(gè)概念 有效狀態(tài)： 在時(shí)序電路中，凡是被利用了的狀態(tài)。 0 1 1 1 1 0 0 1 1 0 0 1 若干常用的時(shí)序邏輯電路 寄存器和移位寄存器 一、寄存器 在數(shù)字電路中，用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為 寄存器 。 在 、 CLK上升沿以外時(shí)間 ， 寄存器內(nèi)容將保持不變 。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來(lái)，以便隨時(shí)取用。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1