數(shù)字邏輯期末復(fù)習(xí)題(存儲(chǔ)版)
【正文】 . 全加器 D. 計(jì)數(shù)器28．三位二進(jìn)制編碼器的8個(gè)輸入端![if !vml]![endif]~![if !vml]![endif]中，如果只有![if !vml]![endif]是低電平，其余輸入端均為高電平，則其輸出狀態(tài)![if !vml]![endif]（ D ）。 （ x ）4．組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。 （ √ ）12．時(shí)序電路不含有記憶功能的器件。 （ x ）20．TTL電路可直接驅(qū)動(dòng)CMOS電路。5．存儲(chǔ)器2732為4K8位的EPROM，有 12 條地址線，有 8 條數(shù)據(jù)線。9．101 鍵盤的編碼器輸出 7 位二進(jìn)制代碼。 （ √ ）18．異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（ √ ）10．用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。( x )2．若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。 26．四變量的卡諾圖，每個(gè)小方格最多有（ C ）相鄰小方格。A. 一位不同 B. 二位不同 C. 高位相同，其他全不同 D. 各位全不同15．函數(shù)F= ![if !vml]![endif]的反函數(shù)是（ A ）。A. 輸出與以前輸入有關(guān) B. 輸出只由當(dāng)時(shí)輸入決定C. 輸出與原來(lái)輸出有關(guān) 7．若在編碼器中有90個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為( C )位。 2．在( A )的情況下，“或非”運(yùn)算的結(jié)果是邏輯 1 。
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1