【正文】 B. C. D. 圖154位的DRAM設(shè)計4K8位的存儲器的系統(tǒng)需要的芯片數(shù)和地址線的根數(shù)是（ ） A. 16片，10根 B. 8片，10根 C. 8片，12根 D. 16片，12根、B和輸出端F的波形圖17所示，F(xiàn)與A、B的邏輯關(guān)系是：A. 與非； B. 同或； ； D. 或。圖5六、（15分）試用正邊沿D觸發(fā)器設(shè)計一個同步時序電路，其狀態(tài)轉(zhuǎn)換圖如圖6所示。電路具有自啟動功能。三、（8分）分析圖3所示邏輯電路，寫出輸出端的邏輯函數(shù)表達(dá)式，列出真值表，說明電路能實現(xiàn)什么邏輯功能。（0可被任何數(shù)整除，要求有設(shè)計過程，最后畫出電路圖）六、（14分）分析如圖6所示時序邏輯電路1． 寫出各觸發(fā)器的激勵方程、輸出方程2． 寫出各觸發(fā)器的狀態(tài)方程3． 列出電路的狀態(tài)表并畫出狀態(tài)圖4． 說明電路的邏輯功能。圖A2化簡并變換邏輯函數(shù)F得邏輯圖略三、真值表如表A3所示。七、狀態(tài)圖如圖A7所示。A．或非門 B．與非門C．異或門 D．同或門圖125．一位十進(jìn)制計數(shù)器至少需要 個觸發(fā)器。（設(shè)觸發(fā)器初態(tài)為0） 圖2三、（12分）由可編程邏輯陣列構(gòu)成的組合邏輯電路如圖3所示。 圖6七、（16分）波形產(chǎn)生電路如圖7所示。四、1． 2．用卡諾圖化簡得 3．邏輯圖如圖A4所示。試用一片74138和一片74151實現(xiàn)兩個3位二進(jìn)制數(shù)A、B的比較。九、（12分）用74161設(shè)計下列計數(shù)器，試分別用反饋清零法和反饋置數(shù)法構(gòu)成1．5進(jìn)制計數(shù)器；2．168進(jìn)制計數(shù)器。4．（1）二進(jìn)制為10100，8421BCD碼100000（2）二進(jìn)制為10101000，8421BCD碼1011010005．A/D轉(zhuǎn)換器的精度用來說明轉(zhuǎn)換的精確程度，常用分辨率和轉(zhuǎn)換誤差來描述轉(zhuǎn)換精度。 (a) (b)圖A10十一、1．寫出各觸發(fā)器的激勵方程為， ， 代入D觸發(fā)器的特性方程得各觸發(fā)器的狀態(tài)方程分別為2．狀態(tài)表如表A11所示，狀態(tài)圖和時序圖分別如圖A11 a和b所示。八、（15分）試用74161和盡量少的門電路設(shè)計一個秒計數(shù)器，（在60秒時產(chǎn)生分進(jìn)位信號）。圖1七、（15分）1．將邏輯函數(shù)寫成與非—與非式；2．寫出的反演式；3．組合邏輯電路和時序邏輯電路有什么區(qū)別？有什么聯(lián)系？4．將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)和二—十進(jìn)制BCD碼： （1）10 （2）5985．一個n位D/A轉(zhuǎn)換器，可以達(dá)到的精度為多少？若一D/A轉(zhuǎn)換器滿刻度輸出電壓為10V，當(dāng)要求1mV的分辨率時，輸入數(shù)字量的位數(shù)n至少應(yīng)為多少？八、（12分）圖8所示是一雙相時鐘發(fā)生器。若每次只亮一盞燈，表示搶答成功；若出現(xiàn)兩盞燈或兩盞以上的燈同時亮，或都不亮，則不能判斷搶答對象是誰，判為搶答失敗，需重新競爭。4．（1）10轉(zhuǎn)換為二進(jìn)制數(shù)是1010，二—十進(jìn)制BCD碼是0001 0000（2）598轉(zhuǎn)換為二進(jìn)制數(shù)是1001010110，二—十進(jìn)制BCD碼是0101 1001 10005．一個n位D/A轉(zhuǎn)換器的精度可以達(dá)1/2n。Q的周期TQ與CP信號的周期TCP滿足TQ=256TCP。十一、設(shè)三盞燈分別為A、B、C，1表示燈亮，0表示燈滅。圖A1234．畫出時序圖設(shè)電路的初始狀態(tài)為Q0=Q1=Q2=0，根據(jù)狀態(tài)圖可畫出時序圖如圖A124所示。除此之外，無論、為何值，與非門的輸出為1，74138可以工作，其輸出有低電平，對應(yīng)的LED可發(fā)光。九、兩個74161構(gòu)成同步256進(jìn)制計數(shù)器，或256分頻器。七、1．；2．；3．組合邏輯電路和時序邏輯電路的區(qū)別：組合電路的輸出狀態(tài)在任何時刻只取決于同一時刻的輸入狀態(tài)，而與電路原來的狀態(tài)無關(guān)，電路中不含具有存儲功能的元件；時序電路在任一時刻的輸出信號由輸入信號和電路的狀態(tài)共同決定，電路中包含存儲功能的元件。（設(shè)初始狀態(tài)Q0=Q1=Q2=0）圖10十一、（12分）某單位舉行競賽搶答，每次參賽者三人。圖A8試卷八及參考答案試卷八一、（12分）二極管電路如圖1所示，試分析判斷DD2導(dǎo)通、截止情況。a. A0~ A7 b. A0~ A8 c. A0~ A9 d. 4096 e. 6144 f. 8192七、（15分）設(shè)計一個將余3BCD碼轉(zhuǎn)換為余3循環(huán)BCD碼（修改的格雷碼，“0”的碼組為“0010”）的碼制變換電路。(a)(b)圖A9十、1．輸出端Y的波形如圖A10 a所示。基本的BJT反相器受基區(qū)內(nèi)存儲電荷和負(fù)載電容的影響，開關(guān)速度不高。表7 74161功能表清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入輸出EPETCPABCDQAQBQCQDLLLLLHLABCDABCDHHL保持HHL保持HHHH計數(shù)圖7試卷五參考答案五、1．（1）單穩(wěn)態(tài)觸發(fā)器，觸發(fā)器 （2）電壓傳輸特性，TTL反相器，CMOS反相器2．3．F的波形見圖A5圖A5六、Yi=Di，F(xiàn)=，S2S1S0=a2a1a0CBA=b2b1b0，G1=5V，==0V=0V七、1．2． 試卷六及其參考答案七、（15分）1．將邏輯函數(shù)化為與非—與非形式；2．寫出的最小項表達(dá)式；3．解釋“TTL”的意思，TTL反相器與基本BJT反相器最大區(qū)別是什么？4．將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制和二—十進(jìn)制BCD碼；（1）20 （2）1685．A/D轉(zhuǎn)換器的精度有什么意義？一個n位A/D轉(zhuǎn)換器可以達(dá)到的精度為多少？八、（12分）設(shè)計一個2位相同數(shù)值比較器，當(dāng)兩數(shù)相等時，輸出L=0，否則為1。圖A74．υO(shè)的周期T=4T1=4ms。A、B分別為加數(shù)和被加數(shù)，C為低位進(jìn)位信號。 (a) （b）