常用時序模塊ppt課件(存儲版)
【正文】 計 數(shù) 器 狀 態(tài) 順序 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 二進(jìn)制 五進(jìn)制 2． 基本工作方式 （ 4） 5421BCD碼十進(jìn)制計數(shù)：把 CP0和 Q3相連，計數(shù)脈沖由 CP1輸入 5421BCD碼十進(jìn)制計數(shù)器 計數(shù) 計 數(shù) 器 狀 態(tài) 順序 Q0 Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 10 0 0 0 0 五進(jìn)制 二進(jìn)制 （ 1）利用脈沖反饋法獲得 N進(jìn)制計數(shù)器 3． 應(yīng)用舉例 ① 構(gòu)成七進(jìn)制計數(shù)器 先構(gòu)成 8421BCD碼的 10進(jìn)制計數(shù)器； 再用脈沖反饋法 ， 令 R0B＝ Q2Q1Q0實現(xiàn) 。 例：利用兩片 74LS290構(gòu)成 23進(jìn)制加法計數(shù)器。 與 CP無關(guān) (2).同步預(yù)置：當(dāng) R=1， LD=0， 在 CP上升沿時 ， 輸出端即反映輸入數(shù)據(jù)的狀態(tài) (3).保持：當(dāng) R=LD=1時，各觸發(fā)器均處于保持狀態(tài) (4).計數(shù)：當(dāng) LD = R = P= T = 1時，按 自然二進(jìn)制計數(shù)。 一般集成計數(shù)器都設(shè)有級聯(lián)用的輸入端和輸出端 。 1) 反饋清 0法構(gòu)成 M 74192是異步清 0， 使用反饋清 0法構(gòu)成加法計數(shù)器的方法與 7490相同， 即遇 M清 0。 S1S0=11 并行置數(shù) S1S0=01 右移 S1S0=10 左移 S1S0=00 保持原態(tài) 2. 移位寄存器的應(yīng)用 （ 1）實現(xiàn)數(shù)據(jù)格式的串 /并和并 /串變換 （ 1） 7位串 /并變換電路 （ 2） 7位并 /串變換電路 （ 2）構(gòu)成序列檢測器 用 74194實現(xiàn)“ 1101”序列檢測器，允許輸入序列碼重疊。 從電路的組成上來看 ， 時序邏輯電路一定含有存儲電路 （ 觸發(fā)器 ） 。 計數(shù)器 是一種非常典型、 應(yīng)用 很廣的時序電路，不僅能統(tǒng)計輸入時鐘脈沖的個數(shù)，還能用于分頻、定時、產(chǎn)生節(jié)拍脈沖等。 本章小結(jié) 對各種 集成寄存器和計數(shù)器 ， 應(yīng)重點掌握它們的邏輯功能 ， 對于內(nèi)部電路的分析 ， 則放在次要位置 。( a )0000000100111000 11001110111101111001110101100010 010001011011( b )1010QAQBQCQD用 74194實現(xiàn) 自啟動八進(jìn)制扭環(huán)形計數(shù)器，并畫出它們的全狀態(tài)圖。 53 MSI移位寄存器及應(yīng)用 4位雙向移位寄存器 74194 移位寄存器的應(yīng)用 1. 功能描述 4位雙向移位寄存器 74194 雙向移位寄存器 74LS194邏輯符號 CLR：異步置零端； S S0：工作方式控制端； A、 B、 C、 D：并行數(shù)據(jù)輸入端； QA、 QB、 QC、 QD：并行數(shù)據(jù)輸出端； SR：右移串行數(shù)據(jù)輸入端； SL：左移串行數(shù)據(jù)輸入端； CP：移位脈沖輸入端 74194功能表 結(jié)論：清零功能最優(yōu)先（異步方式）。 ④進(jìn)位輸出 CO、借位輸出 BO分開。CPD C B ACPQA同步清 0QBQCQDC L R74163QDQCQBTPCPCO QA LDC L R111amp。 用 7490構(gòu)成四十五進(jìn)制計數(shù)器電路 7490構(gòu)成八十五進(jìn)制計數(shù)器 7490C
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1