電子設(shè)計(jì)自動(dòng)化技術(shù)eda(存儲(chǔ)版)
【正文】 TEP4： 將設(shè)計(jì)項(xiàng) 目設(shè)置成 Project STEP5： 選 擇目標(biāo)器件 STEP11： 硬件測(cè)試 STEP9： 引腳鎖定并編譯 STEP8： 仿真測(cè) 試和波形分析 STEP7： 建立仿 真波形文件 STEP6： 啟動(dòng)編譯 STEP10： 編程 下載 /配置 VHDL文本輸入設(shè)計(jì)流程 VHDL文本輸入設(shè)計(jì)方法初步 為設(shè)計(jì)全加器 新建一個(gè)文 件夾作工作庫(kù) 文件夾名取為 My_prjct 注意，不可 用中文！ 編輯輸入并保存 VHDL源文件 新建一個(gè)設(shè) 計(jì)文件 使用文本輸入方 法設(shè)計(jì)，必須選擇 打開(kāi)文本編輯器 圖 326 在文本編輯窗中輸入 VHDL文件并存盤 圖 325 建立文本編輯器對(duì)話框 文本編輯窗 用鍵盤輸入設(shè)計(jì) 文件：多路選擇器 存盤文件名必須 取為： 注意，要存在 自己建立的 文件夾中 文件存盤后， 關(guān)鍵詞將改變 顏色！否則文 件名一定有錯(cuò)！ 將當(dāng)前設(shè)計(jì)設(shè)定為工程 圖 327 設(shè)定當(dāng)前文件為工程 首先點(diǎn)擊這里 然后選擇此項(xiàng)， 將當(dāng)前的原理圖 設(shè)計(jì)文件設(shè)置成 工程 最后注意此路 徑指向的改變 注意，此路徑指 向當(dāng)前的工程！ 首先選擇這里 器件系列選擇 窗，選擇 ACEX1K 系列 根據(jù)實(shí)驗(yàn)板上的 目標(biāo)器件型號(hào)選 擇，如選 EP1K30 注意，首先消去 這里的勾，以便 使所有速度級(jí)別 的器件都能顯示 出來(lái) 選擇編譯器 編譯窗 選擇 VHDL文本編譯版本號(hào)和排錯(cuò) 圖 328 設(shè)定 VHDL編譯版本號(hào) 選擇此項(xiàng) 選擇 VHDL1993項(xiàng) 選擇此項(xiàng) 消去這里的勾 編譯出錯(cuò)！ 選擇 VHDL文本編譯版本號(hào)和排錯(cuò) 圖 329 確定設(shè)計(jì)文件中的錯(cuò)誤 打開(kāi)錯(cuò)誤提示窗 錯(cuò)誤所在 錯(cuò)誤所在 改正錯(cuò)誤 完成編譯！ 首先選擇此項(xiàng)， 為仿真測(cè)試新 建一個(gè)文件 時(shí)序仿真 選擇波形 編輯器文件 從 SNF文件中 輸入設(shè)計(jì)文件 的信號(hào)節(jié)點(diǎn) 點(diǎn)擊“ LIST” SNF文件中 的信號(hào)節(jié)點(diǎn) 用此鍵選擇左窗 中需要的信號(hào) 進(jìn)入右窗 最后點(diǎn)擊“ OK” 消去這里的勾， 以便方便設(shè)置 輸入電平 在 Options菜單中消去網(wǎng)格對(duì)齊 Snap to Grid的選擇 (消去對(duì)勾 ) 選擇 END TIME 調(diào)整仿真時(shí)間 區(qū)域。 您也可以用 MultiDevice JTAGChain來(lái)配置多個(gè) FLEX器件。 該 PCB板還必須為 ByteBlaster電纜提供電源。 3. 打開(kāi) MAX+PLUS II 編程器。在 利用 Altera 編程器對(duì) MAX 和 EPROM 系列器件進(jìn)行編程 對(duì) MAX 和 EPROM 器件進(jìn)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1