電子設(shè)計自動化實驗報告(存儲版)
【正文】 ） 理解 if 語句進行描述計數(shù)器。但是在做實驗之前，我只能像背課文一樣，把每個知識點牢記于心，這樣的效率和效果是極其低的。 事實證明，我的想法是對的。 end a。 y : out std_logic)。 （ 2）根據(jù)圖形輸入法編譯和波形仿真。 begin process(a) begin s(0)=b。 （ 4）設(shè)計一個 6 位雙向移位寄存器 二、 實驗內(nèi)容與步驟 （ 1）根據(jù) VHDL 語言描述輸入法編譯和波形仿真。 所以，自我感覺，偏向?qū)嵺` 類的科目不應(yīng)該只是盲目的把理論課程上好，更應(yīng)該在上課的同時開展實驗，雙管齊下，才能更有效果。 當(dāng)開始安排實驗課程之后，才對這門課程有了更為深刻的認(rèn)識，這個 科目是個更偏向于實踐的課程，自我感覺，實驗需要趕上理論課程，因為我覺得在實驗中，我能更全面的了解整個 FPGA 工程的構(gòu)造，就像是面向?qū)ο缶幊痰乃枷?，先抽象出一個整體，在把各個方面的東西具體化，進而全面了解整個體統(tǒng) ，而不是先把各個整體弄出來，然后再拼裝成一個整體。 end process。 b : in std_logic。 三、 實驗電路或者實驗源程序 二選一電路圖： 全加器電路圖： 2 四、實驗結(jié)果 二選一結(jié)果圖： 全加器結(jié)果圖： 3 實 驗名稱 熟悉 QuartusII 的 VHDL 語言描述輸入法 實驗地點 理學(xué)樓 210 實驗時間 實驗成績 一、 實驗?zāi)康募叭蝿?wù) （ 1） VHDL 語言描述輸入法 （ 2） 理解編譯方法 （ 3） 熟悉波形仿真 二、 實驗內(nèi)容與步驟 （ 1）設(shè)計一個 4 位并行奇校驗發(fā)生器 （ 2）根據(jù) VHDL 語言描述輸入法編譯和波形仿真 三、實驗電路或者實驗源程序 VHDL 程序： library ieee。 for i in 0 to 2 loop s(i+1)=s(i)xor a(i)。 端口說明：預(yù)置數(shù)據(jù)輸入端： predata 脈沖輸入端： clk 移位寄存器輸出端： dout 工作模式控制端： M1， M0 左移串行數(shù)據(jù)輸入： d
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1