【正文】 C. 減少了信息傳輸線的條數(shù) D. 減少了存儲(chǔ)器占用時(shí)間 157. 描述 PCI 總線中基本概念表述不正確的是 ___B___。 A. 一個(gè)以上，與非門(mén) B. 一個(gè)，三態(tài)緩沖器 C. n個(gè)，三態(tài)緩沖器 D. n 個(gè)以上，或非門(mén) 166．浮點(diǎn)運(yùn)算器的描述中，正確的句子是 ___B___。 A. 選取使用頻率高的一些簡(jiǎn)單指令 ，指令條數(shù)少 9 B. 指令長(zhǎng)度固定 C. 指令格式種類多，尋址方式種類多 D. 只有取數(shù) /存數(shù)指令訪問(wèn)存儲(chǔ)器 173．同步控制是 ___A___。 A. 16 進(jìn)制 B. 8 進(jìn)制 C. BCD D. ASCII 181. 計(jì)算機(jī)問(wèn)世至今，不管怎樣更新，依然保持“存儲(chǔ)程序”的概念，最早提出這種概 念的是 ___C__。對(duì)應(yīng)于十進(jìn)制數(shù) 38，寄存器內(nèi)為 ___C__。 A. CPU執(zhí)行一條指令的時(shí)間 B. 從主存取出一條指令加上執(zhí)行這條指令的時(shí)間 C. 時(shí)鐘周期時(shí)間 D. CPU從主存取出一條指令的時(shí)間 195. 下面對(duì)計(jì)算機(jī)總線的描述中，確切完備的概念是 ___D__。 A. 鍵盤(pán) B. CRT C. 打印機(jī) D. 數(shù) /模與模 /數(shù)轉(zhuǎn)換器 202．設(shè) x=,則 [x]補(bǔ) 為 ___A__。 A. 提高主存儲(chǔ)器的存取速度 B. 擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間 C. 擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間 D. 提高外存儲(chǔ)器的存取速度 210．單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用 ___D__。 A. 增加仲裁器開(kāi)銷 B. 增加控制線數(shù) C. 增加仲裁器開(kāi)銷和控制線數(shù) D. 增加總線占用時(shí)間 218. 磁盤(pán)驅(qū)動(dòng)器向盤(pán)片磁層紀(jì)錄數(shù)據(jù)時(shí)，采用 ___B__方式寫(xiě)入。 226．設(shè) X= — ，則 [X]補(bǔ) 為 ___C__。 234. 堆棧尋址方式中，設(shè) A為累加器， SP 為堆棧指示器， MSP為 SP 指示的棧頂單元。對(duì)應(yīng)于十進(jìn)制數(shù) 27，寄存器內(nèi)為 ___C__。 A．容量大、速度快、成本低 B．容量大、速度慢、成本高 C．容量小、速度快、成本高 D．容量小、速度快、成本低 247. 閃速存儲(chǔ)器被稱為 ___C___。 13 A．主存地址寄存器 B．程序計(jì)數(shù)器 C．指令寄存器 D．狀態(tài)條件寄存器 255. 在集中式總線仲裁中， ___C___方式響應(yīng)時(shí)間最快。 A. （ 101001） 2 B. （ 52） 8 C. （ 101001） BCD D. （ 233） 16 263. 設(shè) X=－ ，則〔Ｘ〕 補(bǔ) 為 ___C___。 A. 直接 B. 間接 C. 寄存器直接 D. 寄存器間接 271．程序控制類指令的功能是 ___D___。 A. 單面雙密度 B. 雙面雙密度 C. 雙面高密度 D. 雙面單密度 277．為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方式是采用 ___B___。 A. 64K C. 64KB D. 32KB 269. 用 32 位字長(zhǎng)（其中 1 位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是 ___B___。 A． 2MB B． 1MB C． 8MB D． 1024B 261. 完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 ___D___。 A. 直接 B. 間接 C. 寄存器直接 D. 寄存器間接 253. 中央處理器（ CPU）包含 ___C___。 A．階符與數(shù)符相同為規(guī)格化數(shù) B．階符與數(shù)符相異為規(guī)格化數(shù) C．?dāng)?shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù) D．?dāng)?shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù) 245. 假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是 ___D___。 CPU 控制和管理 ， I為間接尋址， ___C__指令包含的 CPU 周期數(shù)最多。 232. 外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器 ___B__。 224．下列數(shù)中最小的數(shù)為 ___A__。 A. 多端口存儲(chǔ)器 B. 交叉編址多模存儲(chǔ)器 C. 高速緩沖存儲(chǔ)器 D. 提高主存的速度 216．從信息流的傳送效率來(lái)看， ___A__工作效率最低。 A. 擴(kuò)大主存儲(chǔ)器的容量 B. 解決 CPU 和主存之間的速度匹配問(wèn)題 C. 擴(kuò)大 CPU 中通用寄存器的數(shù)量 D. 既擴(kuò)大主存儲(chǔ)容量又?jǐn)U大 CPU通用寄存器數(shù)量 208．閃速存儲(chǔ)器被稱為 ___B__。 A. 堆棧緩沖區(qū) B. 一個(gè)指針的單緩沖區(qū) C. 兩個(gè)指針的單緩沖區(qū) D. n個(gè)指針的 n個(gè)緩沖區(qū) 200. 周期挪用（竊?。┓绞匠Ｓ糜?___B__中。 A. 可直接訪問(wèn)外存 B. 提供擴(kuò)展操作碼并降低指令譯碼難度 C. 實(shí)現(xiàn)存儲(chǔ)程序和程序控制 D. 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性 193. 下列關(guān)于微操作的描述正確的是 ___A__。 ___C__ A. 行波進(jìn)位 B. 組內(nèi)行波進(jìn)位，組間先行進(jìn)位 C. 組內(nèi)先行進(jìn)位，組間先行進(jìn)位 D. 組內(nèi)先行進(jìn)位，組間行波進(jìn)位 186. 某 RAM 芯片，其存儲(chǔ)容量為 1024 16 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 ___D__。 A. 遠(yuǎn)程通信 B. 外存儲(chǔ)器 C. 內(nèi)存儲(chǔ)器 D. 人機(jī)界面的 I/O 179．在中斷發(fā)生時(shí)，由硬件保護(hù)并更新程序計(jì)數(shù)器 PC，而不由軟件完成，主要是為 ___A___。 A. 操作數(shù) B. 存放操作數(shù)的主存單元的地址 C. 存放操作數(shù)的寄存器的編號(hào) D. 存放操作數(shù)的主存單元地址的地址 171．指令的尋址方式采用跳躍尋址方式時(shí)，可實(shí)現(xiàn) ___D___。 A. （ 2311） B. （ 2321） C. 231 D. 232 164．在機(jī)器數(shù) ______中，零的表示形式是唯一的。 A. 主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間 B. 主存中讀取一個(gè)指令字的最短時(shí)間 C. 主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間 D. 主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間 155. 多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用 ___A___方法，對(duì)提高系統(tǒng)的吞吐率最有效。 A. 磁盤(pán)旋轉(zhuǎn)半周所需的時(shí)間 B. 磁盤(pán)轉(zhuǎn) 2/3 周所需時(shí)間 C. 磁盤(pán)轉(zhuǎn) 1/3 周所需時(shí)間 D. 磁盤(pán)轉(zhuǎn)一周所需時(shí)間 147．下列有關(guān)存儲(chǔ)器的描述中，不正確的 是 ___A___。 A. 256 位 B. 16位 C. 8 位 D. 7位 139. 屬于發(fā)生中斷請(qǐng)求的條件的是 ___B___。 A. 左端口與右端口的地址碼不同 B. 左、右端口的地址碼相同 C. 左、右端口的數(shù)據(jù)碼相同 D. 左、右端口的數(shù)據(jù)碼不同 130． 二地址指令中，操作數(shù)的物理位置不會(huì)安排在 ___C___。 （四個(gè)數(shù)為 ①10011010 ② 11010000 ③ 11010111 ④ 10111100） A. ①③ B. ① C. ②④ D. ④ 123．下列表達(dá)式中正確的運(yùn)算結(jié)果為 ___D___。 A. 用程序計(jì)數(shù)器 PC 來(lái)產(chǎn)生后繼微指令地址 B. 通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址 6 C. 用微程序計(jì)數(shù)器 μ PC 來(lái)產(chǎn)生后繼微指令地址 D. 通過(guò)指令中指定一個(gè)專門(mén)字段來(lái)控制產(chǎn)生后繼微指令地址 114. 描述流水 CPU 基本概念中，正確表述的句子是 ___A___。 A.－ 215～＋ 215 B. －（ 215－ 1）～＋（ 215－ 1） C. －（ 215+1）～＋ 215 D. － 215～ +（ 215－ 1） 105．原碼加減法是指 ___D___。 A. 菊花鏈方式 B. 計(jì)數(shù)器定時(shí)查詢方式 C. 獨(dú)立請(qǐng)求方式 94. 描述當(dāng)代流行總線結(jié)構(gòu)中，基本概念表述正確的句子是 ___B___。 A. 8MB B. 4M C. 4MB D. 8M 86．存儲(chǔ)周期是指 ___C___。 A. 通用寄存器 B. 堆棧 C. 存儲(chǔ)器 D. 外存 80． CPU對(duì)通道的請(qǐng)求形式是 ___D___。 A. 主存地址寄存器 B. 程序計(jì)數(shù)器 C. 指令寄存器 D. 狀態(tài)條件寄存器 72．微程序控制器中，機(jī)器指令與微指令的關(guān)系是 ___B___。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)為 ___A___。 A. 同步通信不需要應(yīng)答 信號(hào)且同步通信方式的總線長(zhǎng)度較短 B. 同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步 C. 同步通信中，各部件存取時(shí)間比較接近 D. 以上因素的總和 56. 多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用 ___A___方法，對(duì)提高系統(tǒng)的吞吐率最有效。 A. 閃速存儲(chǔ)器 B. 只讀存儲(chǔ)器 C. 可編程的只讀存儲(chǔ)器 D. 光擦可編程的只讀存儲(chǔ)器 48．相聯(lián)存儲(chǔ)器是按 ___C___進(jìn)行尋址的存儲(chǔ)器。 A. 自陷 B. 中斷 C. 通道命令 D. I/O 指令 41．完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 ___D___。 B. 微型機(jī)中的 CPU 控制 C. 組合邏輯控制的 CPU D. 微程序控制器 36．在 ___A___的計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不使用 I/O 指令。 A. 堆棧尋址 B. 程序的條件轉(zhuǎn)移 C. 程序的無(wú)條件轉(zhuǎn)移 D. 程序的條件轉(zhuǎn)移成無(wú)條件轉(zhuǎn)移 30．堆棧尋址方式中，沒(méi) A為累加器， SP 為堆棧指示器， Msp 為 SP 指示的棧頂單元。 A. 一個(gè)指令周期 B. 一個(gè)機(jī)器周期 C. 一個(gè)時(shí)鐘周期 D. 一個(gè)存儲(chǔ)周期 21．馮 .諾依曼機(jī)工作方式的基本特點(diǎn)是 ___B___。 A. RR 型 B. RS型 C. SS型 13. 下列 ___D___屬于應(yīng) 用軟件。 A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼 5. 在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是 ___D___。 A．（ 10011001） 2 B.（ 227） 8 C.（ 98） 16 D.（ 152） 10 4. ___D___表示法主要用于表示浮點(diǎn)數(shù)中的階碼。 12. 以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是 ___C___。 A. 用于選擇主存單元地址 B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備 C. 用于選擇外存地址 D. 用于指定主存和 I/O設(shè)備接口電路的地址 20. 采用 DMA 方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用 ___D___的時(shí)間。 A. 存放程序 B. 存放軟件 C. 存放微程序 D. 存放程序和數(shù)據(jù) 2 29．指令的尋址方式有順序和跳躍兩種方式，采 用跳躍尋址方式，可以實(shí)現(xiàn) ___D___。 A. 單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備。 40． CPU對(duì)通道的請(qǐng)求形式 是 ___D___。 A. 1M B. 512KB C. 256K D. 256KB 47． EPROM是指 ___D___。 A. 任何外設(shè) B. 高速外設(shè) C. 需要與主機(jī)批量交換數(shù)據(jù)的外設(shè) D. 具有 DMA 接口的外設(shè) 55. 同步通信之所以比異步通信具有較高的傳輸頻率是因?yàn)?___D___。 A. 節(jié)約元件 B. 運(yùn)算速度快 C. 物理器件性能決定