【正文】 畢業(yè)設(shè)計說明書（論文） 第 30 頁 共 36 頁 （ 接下頁圖 ） ① ② 本科畢業(yè)設(shè)計說明書（論文） 第 31 頁 共 36 頁 （接上頁圖） ① ② ③ ④ （接下頁圖） 本科畢業(yè)設(shè)計說明書（論文） 第 32 頁 共 36 頁 （接上頁圖） ③ ④ 圖 軟件仿真實驗圖 本科畢業(yè)設(shè)計說明書（論文） 第 33 頁 共 36 頁 根據(jù)圖 ，本設(shè)計的電路符合之前的設(shè)計要求，總電路由 555 定時器產(chǎn)生一個基準脈沖，輸入到秒計數(shù)電路進行計數(shù)顯示，當(dāng)分電路出現(xiàn)不準確時，校準電路起到關(guān)鍵作用，把開關(guān) A 打向下時，根據(jù)校準電路的原理，基準脈沖就輸入到分計數(shù)電路，使得分計數(shù)電路的計數(shù)速度跟秒計數(shù)電路的速度一樣，這樣起到快速、方便的校準作用。腦子里總是想著如何解決這些問題，如何想出更好的連接方法。除此以外，我們還深深地認識到嚴 謹、認真的科學(xué)態(tài)度在科學(xué)實驗中發(fā)揮的重要作用。 我也進一步熟悉數(shù)字電路的設(shè)計與特點，同時也基本上掌握了用 555 定時器 和 74LS 系列的集成 芯片對數(shù)字電路的設(shè)計 。第三，遇到困難要冷靜，要多想解決辦法，多嘗試。 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 a b f c g d e DPY [LEDgn] a b c d e f g DPY_7SEG 圖 74LS48與 LED連接圖 本科畢業(yè)設(shè)計說明書（論文） 第 29 頁 共 36 頁 5 軟件測試 在經(jīng)過理論分析 之后 ， 我們將上述所分析的每個部分進行有規(guī)劃的連接，并在仿真軟件 multisim 中將脈沖信號電路、秒計數(shù)器電路、分計數(shù)器電路、時計數(shù)器電路、天計數(shù)器電路連接組成一個完整的設(shè)計圖，利用仿真軟件測試電路是否正確，并能在原有的電路技術(shù)基礎(chǔ)上進行改善，實現(xiàn)功能更加強大的倒計時顯示系統(tǒng) [4]。 圖 校準 控制電路 正常計數(shù)脈沖 校時脈沖 進位脈沖 本科畢業(yè)設(shè)計說明書（論文） 第 28 頁 共 36 頁 根據(jù)圖 ， 以分計數(shù)的校 準 控制電路為例， 兩個與非門 74LS00組成的電路，本質(zhì)是 采用 一個 RS基本觸發(fā)器及單刀雙擲開關(guān) 進行設(shè)計。 圖 倒 計時仿真顯示結(jié)果圖 本科畢業(yè)設(shè)計說明書（論文） 第 27 頁 共 36 頁 根據(jù)圖 的仿真結(jié)果，可以進行硬件實驗的制作，硬件實驗圖如圖 所示。 圖 24進制仿真顯示結(jié)果圖 根據(jù)圖 ，可 以進行硬件實驗的制作，硬件實驗圖如圖 所示。 本科畢業(yè)設(shè)計說明書（論文） 第 23 頁 共 36 頁 圖 六十進制硬件實驗圖 如圖 ，一個基準脈沖的輸入就會在秒計數(shù)器的個位進行計數(shù)。組合起來就構(gòu)成六十進制計數(shù)器， 以秒計數(shù)器電路為例， 定時 器 555 的 3 腳輸出 1Hz 的 脈沖 信號 ，該信號 直接加到 秒計時器 個 位 秒 計數(shù)器十位的管腳 2，管腳 2 為 時鐘脈沖端 CLK，使兩者具備時鐘脈沖條件。 圖 555定時器脈沖仿真電路 1Hz脈沖輸出 本科畢業(yè)設(shè)計說明書（論文） 第 20 頁 共 36 頁 根據(jù) 原理，仿真沒有錯誤的情況下，可以進行硬件實驗，結(jié)果如圖 。 本科畢業(yè)設(shè)計說明書（論文） 第 18 頁 共 36 頁 圖 整體設(shè)計框架圖 從圖 整體設(shè)計框架圖中可以看出，本次設(shè)計的總體思路已經(jīng)比較明確，由振蕩器產(chǎn)生一個標準脈沖，此脈沖同時也是校準電路的基脈沖，采取的方案為實現(xiàn)時間的正常顯示，天數(shù)的倒計功能，在分、時以及天數(shù)不 準的情況下，校準脈沖電路的設(shè)計使得調(diào)整數(shù)據(jù) 簡單。各計數(shù)器輸出信號經(jīng)譯碼器 譯碼后輸入 到數(shù)字顯示器， 使“天”、 “時”、“分”、“秒”得以數(shù)字顯示出來。 當(dāng) 1IV CCV32， 2IV CCV31時，基本 RS 觸發(fā)器 R=0， S=0，觸發(fā)器狀態(tài)都為 1，輸出為高電平 ,同時 T 截止。 8 V CC 6 2 7 V o 輸出端 V I C 控制電壓 V I 1 閾值輸入 V I 2 觸發(fā)輸入 V 放電端 555 定時器的 內(nèi)部結(jié)構(gòu) 如圖 所示。 在 整個 電路圖中所用的顯示器 都 是共陰極形式，陰極必須接地。 重疊式顯示：它是將不同的字符電極重疊起來，要顯示某字符，只需使相應(yīng)的電極發(fā)亮即可，如熒光數(shù)碼管就是 利用重疊式顯示 。在本次設(shè)計中管腳 15不做處理。管腳 2為 CP信號輸入脈沖， 15腳為進位脈沖信號。當(dāng) LT=1，且 RBI=0， RBO=0，輸入代碼 DCBA=0000 時， RBO=0。 由 74LS48 的功能表可以看出，為了增強器件的功能，設(shè)置了一些輔助控制端。 譯碼器在數(shù)字系統(tǒng)中有廣泛的 應(yīng)用， 不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)字分配，存儲器尋址和組合控制信號Vcc A B C D E Y J I H G F NC GND 本科畢業(yè)設(shè)計說明書（論文） 第 10 頁 共 36 頁 等。 74LS51 集成芯片 74LS51 是 23/22輸入端 雙與或非門 ，其內(nèi)部結(jié)構(gòu)如圖 所示。 74LS20 集成芯片 74LS20 芯片是 4 輸入雙與非門 ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 圖 74LS00結(jié)構(gòu) 圖 根據(jù)結(jié)構(gòu)圖 ，其內(nèi)部結(jié)構(gòu) 由 4個 2輸入 與非門組成，管腳 7 接地，管腳14 接 Vcc。 本科畢業(yè)設(shè)計說明書（論文） 第 5 頁 共 36 頁 數(shù)字電路的分類 （ 1） 按集成度分類 數(shù)字電路可分為小規(guī)模（ SSI， 每片數(shù)十器件）、中規(guī)模（ MSI，每片數(shù)百器件）、大規(guī)模（ LSI，每片數(shù)千器件）和超大規(guī)模（ VLSI，每片器件數(shù)目大于 1萬）數(shù)字集成電路。第三，運算簡便，所以在計算機中都使用二進制數(shù)。 倒計時顯示系統(tǒng) 設(shè)計用到的計數(shù)器只識別二進制數(shù) [2]。在本次設(shè)計中，所要實現(xiàn)的指標為：能夠正確數(shù)字顯示所有的時間參數(shù)；利用 555 定時 器制作一個產(chǎn)生標準頻率 1Hz的脈沖信號電路；分與 秒的計數(shù)要求為 60進制，時的計數(shù)要求為 24 進制，天的計數(shù) 方式 要求為 遞減 功能；并且在電路中的天、時、分能夠 實現(xiàn) 快速的校準 [4]。 本科畢業(yè)設(shè)計說明書（論文） 第 2 頁 共 36 頁 2 設(shè)計目的和要求指標 設(shè)計任何產(chǎn)品，都要有每個產(chǎn)品的設(shè)計目的和要求指標，這樣在設(shè)計的時候，就能夠圍繞著目的和指標進行有效的設(shè)計。 Multisim 軟件 的應(yīng)用 EDA技術(shù)是現(xiàn)代電子工業(yè)中不可缺少的一項技術(shù)，是電類專業(yè)學(xué)生就業(yè)的基本條件之一。為了能在 設(shè)計 電路實現(xiàn)之前， 了解 環(huán)境因素對電路的影響， 我們可以 利用電腦輔助 軟件 進行電路模擬與分析 設(shè)計 ，并進行輸入與輸出信號響應(yīng)的驗證，可 以 有效地節(jié)省產(chǎn)品開發(fā)的時間與成 本 。 Multisim軟件仿真元器件多，大約一萬六千多個，其中包含各種信號源庫、基本元件庫、晶體二極管庫、晶體三極管庫、運放庫、 TTL器件庫、 CMOS器件庫、單元邏輯器件庫及可編程邏輯器件庫、數(shù)字模擬混合庫、指示元件庫、雜散元器件庫、數(shù)學(xué)控制模型庫、機電元件庫。 倒計時系統(tǒng) 電路是由主體電路和 部分電路兩部分 構(gòu)成，在整個倒計時系統(tǒng) 中，基本功能部分由主體電路實現(xiàn)，校準 功能 由 部 分 電路實現(xiàn)。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進位規(guī)則稱為進位計數(shù)制，簡稱進位制。例如十進制數(shù) 1995 可寫成展開式： 1995=1*103+9*102+9*101+5*100 二 進制 二進制數(shù)的特點是 “逢二進一”，只有 0， 1兩個數(shù)碼。 十進制、二進制、十六進制數(shù)制對 照表如表 。 （ 3）按照電路的結(jié)構(gòu)和工作原理的不同分類 數(shù)字電路可分為組合邏輯電路和時序邏輯電路兩類。 74LS10 集成芯片 74LS10 芯片是 3輸入端 3與非門 ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 表 74LS20邏輯功能表 輸入 輸出 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1