【正文】 畢業(yè)設(shè)計(jì)說明書（論文） 第 30 頁 共 36 頁 （ 接下頁圖 ） ① ② 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 31 頁 共 36 頁 （接上頁圖） ① ② ③ ④ （接下頁圖） 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 32 頁 共 36 頁 （接上頁圖） ③ ④ 圖 軟件仿真實(shí)驗(yàn)圖 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 33 頁 共 36 頁 根據(jù)圖 ，本設(shè)計(jì)的電路符合之前的設(shè)計(jì)要求，總電路由 555 定時(shí)器產(chǎn)生一個(gè)基準(zhǔn)脈沖，輸入到秒計(jì)數(shù)電路進(jìn)行計(jì)數(shù)顯示，當(dāng)分電路出現(xiàn)不準(zhǔn)確時(shí)，校準(zhǔn)電路起到關(guān)鍵作用，把開關(guān) A 打向下時(shí)，根據(jù)校準(zhǔn)電路的原理，基準(zhǔn)脈沖就輸入到分計(jì)數(shù)電路，使得分計(jì)數(shù)電路的計(jì)數(shù)速度跟秒計(jì)數(shù)電路的速度一樣，這樣起到快速、方便的校準(zhǔn)作用。腦子里總是想著如何解決這些問題，如何想出更好的連接方法。除此以外，我們還深深地認(rèn)識(shí)到嚴(yán) 謹(jǐn)、認(rèn)真的科學(xué)態(tài)度在科學(xué)實(shí)驗(yàn)中發(fā)揮的重要作用。 我也進(jìn)一步熟悉數(shù)字電路的設(shè)計(jì)與特點(diǎn)，同時(shí)也基本上掌握了用 555 定時(shí)器 和 74LS 系列的集成 芯片對(duì)數(shù)字電路的設(shè)計(jì) 。第三，遇到困難要冷靜，要多想解決辦法，多嘗試。 BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 a b f c g d e DPY [LEDgn] a b c d e f g DPY_7SEG 圖 74LS48與 LED連接圖 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 29 頁 共 36 頁 5 軟件測試 在經(jīng)過理論分析 之后 ， 我們將上述所分析的每個(gè)部分進(jìn)行有規(guī)劃的連接，并在仿真軟件 multisim 中將脈沖信號(hào)電路、秒計(jì)數(shù)器電路、分計(jì)數(shù)器電路、時(shí)計(jì)數(shù)器電路、天計(jì)數(shù)器電路連接組成一個(gè)完整的設(shè)計(jì)圖，利用仿真軟件測試電路是否正確，并能在原有的電路技術(shù)基礎(chǔ)上進(jìn)行改善，實(shí)現(xiàn)功能更加強(qiáng)大的倒計(jì)時(shí)顯示系統(tǒng) [4]。 圖 校準(zhǔn) 控制電路 正常計(jì)數(shù)脈沖 校時(shí)脈沖 進(jìn)位脈沖 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 28 頁 共 36 頁 根據(jù)圖 ， 以分計(jì)數(shù)的校 準(zhǔn) 控制電路為例， 兩個(gè)與非門 74LS00組成的電路，本質(zhì)是 采用 一個(gè) RS基本觸發(fā)器及單刀雙擲開關(guān) 進(jìn)行設(shè)計(jì)。 圖 倒 計(jì)時(shí)仿真顯示結(jié)果圖 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 27 頁 共 36 頁 根據(jù)圖 的仿真結(jié)果，可以進(jìn)行硬件實(shí)驗(yàn)的制作，硬件實(shí)驗(yàn)圖如圖 所示。 圖 24進(jìn)制仿真顯示結(jié)果圖 根據(jù)圖 ，可 以進(jìn)行硬件實(shí)驗(yàn)的制作，硬件實(shí)驗(yàn)圖如圖 所示。 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 23 頁 共 36 頁 圖 六十進(jìn)制硬件實(shí)驗(yàn)圖 如圖 ，一個(gè)基準(zhǔn)脈沖的輸入就會(huì)在秒計(jì)數(shù)器的個(gè)位進(jìn)行計(jì)數(shù)。組合起來就構(gòu)成六十進(jìn)制計(jì)數(shù)器， 以秒計(jì)數(shù)器電路為例， 定時(shí) 器 555 的 3 腳輸出 1Hz 的 脈沖 信號(hào) ，該信號(hào) 直接加到 秒計(jì)時(shí)器 個(gè) 位 秒 計(jì)數(shù)器十位的管腳 2，管腳 2 為 時(shí)鐘脈沖端 CLK，使兩者具備時(shí)鐘脈沖條件。 圖 555定時(shí)器脈沖仿真電路 1Hz脈沖輸出 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 20 頁 共 36 頁 根據(jù) 原理，仿真沒有錯(cuò)誤的情況下，可以進(jìn)行硬件實(shí)驗(yàn)，結(jié)果如圖 。 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 18 頁 共 36 頁 圖 整體設(shè)計(jì)框架圖 從圖 整體設(shè)計(jì)框架圖中可以看出，本次設(shè)計(jì)的總體思路已經(jīng)比較明確，由振蕩器產(chǎn)生一個(gè)標(biāo)準(zhǔn)脈沖，此脈沖同時(shí)也是校準(zhǔn)電路的基脈沖，采取的方案為實(shí)現(xiàn)時(shí)間的正常顯示，天數(shù)的倒計(jì)功能，在分、時(shí)以及天數(shù)不 準(zhǔn)的情況下，校準(zhǔn)脈沖電路的設(shè)計(jì)使得調(diào)整數(shù)據(jù) 簡單。各計(jì)數(shù)器輸出信號(hào)經(jīng)譯碼器 譯碼后輸入 到數(shù)字顯示器， 使“天”、 “時(shí)”、“分”、“秒”得以數(shù)字顯示出來。 當(dāng) 1IV CCV32， 2IV CCV31時(shí)，基本 RS 觸發(fā)器 R=0， S=0，觸發(fā)器狀態(tài)都為 1，輸出為高電平 ,同時(shí) T 截止。 8 V CC 6 2 7 V o 輸出端 V I C 控制電壓 V I 1 閾值輸入 V I 2 觸發(fā)輸入 V 放電端 555 定時(shí)器的 內(nèi)部結(jié)構(gòu) 如圖 所示。 在 整個(gè) 電路圖中所用的顯示器 都 是共陰極形式，陰極必須接地。 重疊式顯示：它是將不同的字符電極重疊起來，要顯示某字符，只需使相應(yīng)的電極發(fā)亮即可，如熒光數(shù)碼管就是 利用重疊式顯示 。在本次設(shè)計(jì)中管腳 15不做處理。管腳 2為 CP信號(hào)輸入脈沖， 15腳為進(jìn)位脈沖信號(hào)。當(dāng) LT=1，且 RBI=0， RBO=0，輸入代碼 DCBA=0000 時(shí)， RBO=0。 由 74LS48 的功能表可以看出，為了增強(qiáng)器件的功能，設(shè)置了一些輔助控制端。 譯碼器在數(shù)字系統(tǒng)中有廣泛的 應(yīng)用， 不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)字分配，存儲(chǔ)器尋址和組合控制信號(hào)Vcc A B C D E Y J I H G F NC GND 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 10 頁 共 36 頁 等。 74LS51 集成芯片 74LS51 是 23/22輸入端 雙與或非門 ，其內(nèi)部結(jié)構(gòu)如圖 所示。 74LS20 集成芯片 74LS20 芯片是 4 輸入雙與非門 ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 圖 74LS00結(jié)構(gòu) 圖 根據(jù)結(jié)構(gòu)圖 ，其內(nèi)部結(jié)構(gòu) 由 4個(gè) 2輸入 與非門組成，管腳 7 接地，管腳14 接 Vcc。 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 5 頁 共 36 頁 數(shù)字電路的分類 （ 1） 按集成度分類 數(shù)字電路可分為小規(guī)模（ SSI， 每片數(shù)十器件）、中規(guī)模（ MSI，每片數(shù)百器件）、大規(guī)模（ LSI，每片數(shù)千器件）和超大規(guī)模（ VLSI，每片器件數(shù)目大于 1萬）數(shù)字集成電路。第三，運(yùn)算簡便，所以在計(jì)算機(jī)中都使用二進(jìn)制數(shù)。 倒計(jì)時(shí)顯示系統(tǒng) 設(shè)計(jì)用到的計(jì)數(shù)器只識(shí)別二進(jìn)制數(shù) [2]。在本次設(shè)計(jì)中，所要實(shí)現(xiàn)的指標(biāo)為：能夠正確數(shù)字顯示所有的時(shí)間參數(shù)；利用 555 定時(shí) 器制作一個(gè)產(chǎn)生標(biāo)準(zhǔn)頻率 1Hz的脈沖信號(hào)電路；分與 秒的計(jì)數(shù)要求為 60進(jìn)制，時(shí)的計(jì)數(shù)要求為 24 進(jìn)制，天的計(jì)數(shù) 方式 要求為 遞減 功能；并且在電路中的天、時(shí)、分能夠 實(shí)現(xiàn) 快速的校準(zhǔn) [4]。 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 2 頁 共 36 頁 2 設(shè)計(jì)目的和要求指標(biāo) 設(shè)計(jì)任何產(chǎn)品，都要有每個(gè)產(chǎn)品的設(shè)計(jì)目的和要求指標(biāo)，這樣在設(shè)計(jì)的時(shí)候，就能夠圍繞著目的和指標(biāo)進(jìn)行有效的設(shè)計(jì)。 Multisim 軟件 的應(yīng)用 EDA技術(shù)是現(xiàn)代電子工業(yè)中不可缺少的一項(xiàng)技術(shù)，是電類專業(yè)學(xué)生就業(yè)的基本條件之一。為了能在 設(shè)計(jì) 電路實(shí)現(xiàn)之前， 了解 環(huán)境因素對(duì)電路的影響， 我們可以 利用電腦輔助 軟件 進(jìn)行電路模擬與分析 設(shè)計(jì) ，并進(jìn)行輸入與輸出信號(hào)響應(yīng)的驗(yàn)證，可 以 有效地節(jié)省產(chǎn)品開發(fā)的時(shí)間與成 本 。 Multisim軟件仿真元器件多，大約一萬六千多個(gè)，其中包含各種信號(hào)源庫、基本元件庫、晶體二極管庫、晶體三極管庫、運(yùn)放庫、 TTL器件庫、 CMOS器件庫、單元邏輯器件庫及可編程邏輯器件庫、數(shù)字模擬混合庫、指示元件庫、雜散元器件庫、數(shù)學(xué)控制模型庫、機(jī)電元件庫。 倒計(jì)時(shí)系統(tǒng) 電路是由主體電路和 部分電路兩部分 構(gòu)成，在整個(gè)倒計(jì)時(shí)系統(tǒng) 中，基本功能部分由主體電路實(shí)現(xiàn)，校準(zhǔn) 功能 由 部 分 電路實(shí)現(xiàn)。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡稱進(jìn)位制。例如十進(jìn)制數(shù) 1995 可寫成展開式： 1995=1*103+9*102+9*101+5*100 二 進(jìn)制 二進(jìn)制數(shù)的特點(diǎn)是 “逢二進(jìn)一”，只有 0， 1兩個(gè)數(shù)碼。 十進(jìn)制、二進(jìn)制、十六進(jìn)制數(shù)制對(duì) 照表如表 。 （ 3）按照電路的結(jié)構(gòu)和工作原理的不同分類 數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路兩類。 74LS10 集成芯片 74LS10 芯片是 3輸入端 3與非門 ， 其內(nèi)部結(jié)構(gòu)如圖 所示。 表 74LS20邏輯功能表 輸入 輸出 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1