康華光電子技術(shù)基礎(chǔ)—數(shù)字部分第五版(存儲(chǔ)版)
【正文】 圖的引出 卡諾圖：將 n變量的全部最小項(xiàng)都用小方塊表示，并使具有邏輯相鄰的最小項(xiàng)在幾何位置上也相鄰地排列起來，這樣 ,所得到的圖形叫 n變量的卡諾圖。本書中包圍圈用虛線框表示。 ? 1111 ? 1110 ? 1101 ? 1100 ? 1011 ? 1010 1 1001 0 1000 1 0111 0 0110 1 0101 0 0100 1 0011 0 0010 1 0001 0 0000 L ABCD 解 : (1)列出真值表 (2)畫出卡諾圖 0 1 1 0 0 1 1 0 0 1 L C D A B (3) 卡諾圖化簡 D DL ? Verilog語言的基本語法規(guī)則 變量的數(shù)據(jù)類型 Verilog程序的基本結(jié)構(gòu) 邏輯功能的仿真與測(cè)試 硬件描述語言 Verilog HDL基礎(chǔ) 硬件描述語言 HDL(Hardware Description Languag ) 類似于高級(jí)程序設(shè)計(jì)語言 .它是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言 ,用它可以表示邏輯電路圖、邏輯表達(dá)式，復(fù)雜數(shù)字邏輯系統(tǒng)所的邏輯功能。 2． 注釋符 :注釋只是為了改善程序的可讀性，在編譯時(shí)不起作用。 4． 邏輯值集合 3． 標(biāo)識(shí)符和關(guān)鍵詞 5． 常量及其表示 實(shí)數(shù)型常量 十進(jìn)制記數(shù)法 如： 、 、 科學(xué)記數(shù)法 如 : 、 5E－ 4 、 Verilog允許用參數(shù)定義語句定義一個(gè)標(biāo)識(shí)符來代表一個(gè)常量，稱為符號(hào)常量。 b a L 寄存器型變量對(duì)應(yīng)的是具有狀態(tài)保持作用的電等路元件 ,如觸發(fā)器寄存器。 可以用 /* */和 //….. 對(duì) VerilogHDL程序的任何部分做注釋。 and U2(a1, a, selnot)。 圖 例 。 //定義輸出信號(hào) wire selnot, a1, b1 。每個(gè)模塊實(shí)現(xiàn)特定的功能。 a、 b的值發(fā)生變化，線網(wǎng) L的值會(huì)立即跟著變化。例如， module、 endmodule、 input、output、 wire、 reg、 and等都是關(guān)鍵詞。 1． 間隔符 : Verilog 的間隔符主要起分隔文本的作用，可以使文本錯(cuò)落有致，便于閱讀與修改。 在含有無關(guān)項(xiàng)邏輯函數(shù)的卡諾圖化簡中，它的值可以取 0或取 1， 具體取什么值，可以根據(jù)使函數(shù)盡量得到簡化而定。 (1) 將邏輯函數(shù)寫成最小項(xiàng)表達(dá)式 (2) 按最小項(xiàng)表達(dá)式填卡諾圖，凡式中包含了的最小項(xiàng)， 其對(duì)應(yīng)方格填 1，其余方格填 0。 對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量取值使得它的值為 1； 對(duì)于變量的任一組取值，任意兩個(gè)最小項(xiàng)的乘積為 0； CBA BCA CBACBA CBA CAB ABCCBAA B C0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 三個(gè)變量的所有最小項(xiàng)的真值表 最小項(xiàng)的性質(zhì) 最小項(xiàng)的編號(hào) CBABCAB三個(gè)變量的所有最小項(xiàng)的真值表 m0 m1 m2 m3 m4 m5 m6 m7 最小項(xiàng)的表示：通常用 mi表示最小項(xiàng)， m 表示最小項(xiàng) ,下標(biāo) i為最小項(xiàng)號(hào)。 CBACBA ??CBACBA ??????CBACBA ?????? B L CBA ?? ≥ 1 ≥ 1 ≥1 A C CBA ?? ≥ 1 ≥ 1 ≥ 1 CBACBAL ??例 試對(duì)邏輯函數(shù)表達(dá)式 進(jìn)行變換，僅用或非門畫出該表達(dá)式的邏輯圖。利用對(duì)偶規(guī)則，可從已知公式中得到更多的 運(yùn)算公式，例如，吸收律 “或 與”表達(dá)式 “與非 與非”表達(dá)式 “與 或 非 ” 表達(dá)式 “或非－或非 ” 表達(dá)式 “與 或 ” 表達(dá)式 邏輯函數(shù)的代數(shù)法化簡 DCACL ?? DC A C = ?)DC)(CA( ???)C + D()CA( ???DCCA ??邏輯函數(shù)的最簡與 或表達(dá)式 在若干個(gè)邏輯關(guān)系相同的與 或表達(dá)式中，將其中包含的與項(xiàng)數(shù) 最少，且每個(gè)與項(xiàng)中變量數(shù)最少的表達(dá)式稱為最簡與 或表達(dá)式。0 = 1 0 1+0=0 0 1 1 0 1 0 B) 邏輯關(guān)系指的是事件產(chǎn)生的條件和結(jié)果之間的因果關(guān)系。邏輯代數(shù)有一系列的定律、定理和規(guī)則，用于對(duì)數(shù)學(xué)表達(dá)式進(jìn)行處理，以完成對(duì)邏輯電路的化簡、變換、分析和設(shè)計(jì)。 C = (A 1 = 0 0 1
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1