【正文】 CHITECTURE ONE OF LOCK IS BEGIN PROCESS(CLEAR,CLK,S0,S1,S2,S3 ) BEGIN IF (CLEAR = 39。 USE 。在此還要感謝實驗室的老師們，謝謝你們在我需要的時候為我 打開實驗室的門，謝謝你們的信任。這次設(shè)計也使我意識到，理論與時間之間的距離有多大。 ，本產(chǎn)品還有需要改進的地方，如管腳過多，實際連接時不夠簡潔，容易造成連接錯誤。當(dāng) CHOS=1000時，即 D搶答成功時，減分鍵 SUB輸入四個脈沖， DD1加到 4，說明減分成功，成績變?yōu)?60分。由仿真圖 310可知以下情況： （ 1）系統(tǒng)設(shè)計過程中，當(dāng) 計分復(fù)位端 RST=1時，并且組別輸入信號 CHOS=0000,其中的組別輸入信號是搶答鑒別模塊的輸出信號，計分器復(fù)位，此時以上四組都不會產(chǎn)生加減分操作。 計時模塊的 仿真驗證 利用 Quartus II進行編譯，綜合，仿真，時序圖如下： 2021 屆電子信息工程（應(yīng)用電子技術(shù)方向）專業(yè)畢業(yè)設(shè)計（論文） 11 圖 42 計時模塊的仿真時序圖 引腳作用： 系統(tǒng)輸入信號：系統(tǒng)清零信號 CLR，計時預(yù)置控制端 LDN，計時使能端 EN，系統(tǒng)時鐘信號 CLK，計時預(yù)置數(shù)據(jù)調(diào)整按鈕 TA、 TB。當(dāng)計時使能端 EN 為低電平，預(yù)置時間設(shè)置信號 LDN=1時，通過計時預(yù)置數(shù)據(jù)調(diào)整按鈕 TA、 TB進行預(yù)置數(shù)。 [4] 文超：基于 VHDL 的多路搶答器的設(shè)計 8 搶答器的系統(tǒng)實現(xiàn) 單獨模塊只有彼此聯(lián)系起來構(gòu)成一個完整的系統(tǒng)，才能實現(xiàn)其功能，這個過程有兩種實現(xiàn)方法：①元件例化。如：01110001=0110，用加法實現(xiàn)： 0111+1111=10110。 【 1】 其用 VHDL語言進行編程的流程圖如下： 圖 34 搶答計時模塊的流程圖 計分模塊 計分模塊的運行方式是按照十進制進行加減，即當(dāng)時鐘出現(xiàn)上升沿時就進行加一或者減一的操作。計時模塊可分作兩部分：（ 1）預(yù)置數(shù)；（ 2） 60秒倒計時。同時組別顯示端為下一模塊輸入信號，以方便主持人為該組搶答成功者進行加減分的操作。主持人對搶答結(jié)果進行確認，隨后，計時模塊送出倒計時計數(shù)允許信號，開始回答問題，計時顯示器則從初始值開始以計時，在規(guī)定的時間內(nèi)根據(jù)答題的正誤來確定加分或減分，并通過數(shù)碼顯示模塊將成績顯示出來。所以我們在設(shè)計智能搶答器的模塊需要滿足鑒別、計時、計分、數(shù)顯等功能，具體設(shè)計要求如下： （ 1）搶答器可容納四組選手，并為每組選手設(shè)置一個按鈕供搶答者使用；為主持人設(shè)置一個控制按鈕，用來控制系統(tǒng)清零（組別顯示數(shù)碼管滅燈）和搶答開始； （ 2）電路具有對第一搶答信號的鎖存、鑒別和顯示等功能。 4, the answer time limit this design is mainly about answering, scoring and warning function. Key words: responder EDA VHDL 目錄 文超：基于 VHDL 的多路搶答器的設(shè)計 1 緒論 ? ???????????????????? ????????? ? 1 2 整體 設(shè)計方案 ???????????????????? ??????? 1 系統(tǒng)設(shè)計要求 ???????????????????? ?????? 1 系統(tǒng)設(shè)計方案 ????????????????????????? 2 3 子模塊的設(shè)計思想 ????????????????????????? 3 搶答器模塊 ?????????????????????????? 3 計時模塊 ??????????????????????????? 5 計分模塊 ??????????????????????????? 6 譯碼顯示模塊 ????????????????????????? 8 搶答器的系統(tǒng)實現(xiàn) ??????????????????????? 9 4多路搶答器子模塊的仿真驗證 ???????????????????? 11 鑒別模塊的仿真驗證 ?????????????????????? 11 計時模塊的仿真驗證 ?????????????????????? 12 計分模塊的仿真驗證 ?????????????????????? 12 數(shù)顯模塊的仿真驗證 ?????????????? ???????? 14 系統(tǒng)整體的仿真驗證 ?????????????????????? 15 5 總結(jié) ???????????????????? ??????????? 16 多路搶答器設(shè)計結(jié)果 ??????????????????????? 16 對設(shè)計的建議 ?????????????????????????? 16 致謝 ??????????????????? ?????????????? 17 參考文獻 ???????????????????? ??????????? 17 附錄 1搶答器鑒別模塊源代碼 ???????????????????? ?? 18 2 報警模塊 源代碼 ????????????????????????? 19 3 計分模塊 源代碼 ????????????????????????? 20 2021 屆電子信息工程（應(yīng)用電子技術(shù)方向）專業(yè)畢業(yè)設(shè)計（論文） 1 1 緒論 隨著集 成技術(shù)的發(fā)展，尤其是中、大規(guī)模和超大規(guī)模集成電路的發(fā)展，數(shù)字電子技術(shù)的應(yīng)用越來越多地滲透到國民經(jīng)濟的各個部門，目前數(shù)字電子技術(shù)已經(jīng)廣泛應(yīng)用于計算機、自動控制、電子測量儀表、電視、雷達、通信等各個領(lǐng)域。 VHDL 是一種全方位的硬件描述語言，幾乎覆蓋 了以往各種硬件描述語言的功能，整個自頂向下或自底向上的電路設(shè)計過程都可以用 VHDL 來完成。搶答器的主要功能模塊是是： 對第一搶答信號的鑒別和鎖存功能； 計分功能。必答有時間限制，到時要告警。 （ 4）搶答器具有限時搶答的功能，且一次搶答的時間由主持人設(shè)定，本搶答時間設(shè)定為 60秒。若參賽者在規(guī)定時間內(nèi)回答完為題，主持人可給出倒計時計數(shù)停止信號，以免揚聲器鳴叫。 原理： 第一個按下鍵的小組，搶答信號判定電路 LOCK通過緩沖輸出信號的反饋將本參賽組搶先按下按鍵的信號鎖存，并且以異步清零的方式將其他參賽組的鎖存器清零， 組別顯示、計時和計分會保存到主持人對系統(tǒng)進行清零操作時為止。 圖 33 計時模塊的元件圖 該系統(tǒng)輸入信號有： 系統(tǒng)清零信號 CLR，計時預(yù)置控制端 LDN，計時使能端 EN，系統(tǒng)時鐘信號 CLK，計時預(yù)置數(shù)據(jù)調(diào)整按鈕 TA、 TB。當(dāng) RST=0時，如果該組選手答題正確，則主持人按下加分鍵，即 ADD=1，此時對該組進行加分操作；如果該組選手答題錯誤，則主持人按下減分鍵，即 SUB=1，此時對該組進行減分操作。變量譯碼一般是一種較少輸入變?yōu)檩^多輸出的器件，一般分為2n譯碼和 8421BCD碼譯碼兩類。在設(shè)計中選擇的是這種方法。 附表：輸入 /輸出引腳的作用： 2021 屆電子信息工程（應(yīng)用電子技術(shù)方向）專業(yè)畢業(yè)設(shè)計（論文） 9 表 32 輸入 /輸出引腳的作用 端口名 功能 CLK 系統(tǒng)時鐘信號 A,B,C,D 搶答信號輸入 CLR 系統(tǒng)清零 EN 計時使能信號 RST 記分復(fù)位 CHOS（ 3? ..0） 組別信號輸入 DOUT7（ 6? ..0） 譯碼管輸出信號 G (3.? .0) 組別顯示 LDN 計時預(yù)置控制信號 AIN4（ 3..? .0） 譯碼管輸入 文超：基于 VHDL 的多路搶答器的設(shè)計 10 4 多路搶答器子模塊的仿真驗證 鑒別模塊的仿真驗證 利用 Quartus II進行編譯，綜合，仿真，時序圖如下： 圖 41鑒別模塊的仿真時序圖 引腳作用： 系統(tǒng)輸入信號：各組的搶答按鈕 A、 B、 C、 D，系統(tǒng)清零信號 CLR， CLK時鐘信號。當(dāng)計時使能端 EN=1，系統(tǒng)清零信號 CLR=0，并且計時預(yù)置控制端LDN=0時，通過時鐘信號上升沿 CLK來進行 60秒倒計時。由仿真圖可知，當(dāng)主持人按 下系統(tǒng)復(fù)位鍵 RST鍵時，使分數(shù)復(fù)位，每位設(shè)置 的初始分數(shù)為 100分。 仿真分析： 當(dāng) AIN4= 0000 ， DOUT7輸出 1111110,此時數(shù)碼管顯示 0； 當(dāng) AIN4= 0001 ， D