【正文】 ，此次只需選擇 8位灰度值輸出，故可以選擇第四種格式： YUV CCIR656 8bits，則須對該高兩位均設(shè)置為 1，所以 10H內(nèi)的字為 C0H。 SAA7111 對模擬圖像信號進行提取和轉(zhuǎn)換，獲得圖像的 8 位數(shù)字信號，同時輸出行、場參考信號、行、場同步信號、以及奇偶場標志信號，本次設(shè)計采集到的是灰度圖像，無色度信號，所以數(shù)據(jù) 線是 8 位，如圖 13 所示。 SAA7111A的場同步信號 VREF、行同步信號 HREF、奇偶場信號 RTS0、象素時鐘信號 LLC2都可由引腳直接引出，從而可省去時鐘同步電路，且其可靠性和方便性也有了很大的提高。圖像傳感器選擇 CMOS 黑白攝像頭，它輸出模擬的黑白視頻圖像信號給后繼的 A/D 轉(zhuǎn)換器。其中涉及到： 模塊聲明： module endmodule 端口定義： input output 信號類型： reg 賦值形式： = 常用語法： always語句（時序邏輯、部分組合邏輯） 由于 Verilog HDL語言使得復(fù)雜的 芯片變得易于被人腦所理解，同時使得硬件設(shè)計變得簡單順利，故傳統(tǒng)的原理圖設(shè)計方法正在被硬件描述語言所取代。b0}}。 如下即為一段 Verilog HDL語言舉例。 ? 提供了條件、 ifelse、 case、循環(huán)程序結(jié)構(gòu)。 硬件描述語言有多種，如 Verilog HDL、 VHDL、 AHDL等，本次設(shè)計將是采用 Verilog HDL語言來實現(xiàn)。選擇帶有延時的完全編譯。但語言輸入必須依賴綜合器，只有好的綜合器才能把語言綜合成優(yōu)化的電路，因此對綜合器的要求較高?，F(xiàn)在對應(yīng)用比較多的兩種輸入形式做以介紹。每個嵌入式乘法器可以配置成兩個 99 或一個 1818 的乘法器，處理速度最高可達 250MHz。邏輯陣列、嵌入式存儲器塊、嵌入式乘法器、輸入輸出單元及鎖相環(huán)之間可實現(xiàn)各種速度的信號互聯(lián)。 此外， FPGA 可用于產(chǎn)品設(shè)計上 [14]。這應(yīng)該是 FPGA 最基本的應(yīng)用，通過對 FPGA 的邏輯編程，可以輕易生 成任意組合邏輯電路的時序，對邏輯電路中的其他芯片起控制作用。 PLL 和DLL 可以通過 IP 核生成的工具方便地進行管理和配置。 豐富的布線資 源。大多數(shù) FPGA 芯片均提供數(shù)字時鐘管理。 FPGA 芯片內(nèi)的輸入輸出口按組分CLB CLB CLB CLB CLB CLB IOB IOB IOB IOB IOB IOB IOB IOB SRAM SRAM IOB IOB IOB IOB IOB IOB IOB IOB IOB IOB DCM 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 4 類，每組能獨立支持不同的 I/O 標準。論文將利用數(shù)章的篇幅來敘述 FPGA 相關(guān)的知識以及 FPGA 的開發(fā)平臺 Quartus II 的應(yīng)用。 國內(nèi)外研究背景 目前國內(nèi)外的圖像數(shù)據(jù)采集手段很豐富。圖像的采集與傳輸技術(shù)在當(dāng)今信息化時代已成為最普遍最重要的技術(shù)，在通信、衛(wèi)星、遙感、導(dǎo)航、監(jiān)控等各項技術(shù)中，圖像數(shù)據(jù)采 集前端都是必須的。 指導(dǎo)教師意見 指 導(dǎo)教師簽名： 年 月 日 武漢理工大學(xué)畢業(yè)設(shè)計（論文） 目 錄 摘 要 ............................................................................................................................................ I Abstract ...........................................................................................................................................II 1 緒論 ............................................................................................................................................. 1 論文的目的意義 ...................................................................................................................... 1 國內(nèi)外研究背景 ...................................................................................................................... 1 論文的主要內(nèi)容 ...................................................................................................................... 2 2 基于 FPGA 的系統(tǒng)設(shè)計 ............................................................................................................. 3 FPGA 簡介 ................................................................................................................................ 3 Cyclone II 系列芯片 ................................................................................................................. 7 Quartus II 簡介 .......................................................................................................................... 8 HDL 描述語言簡介 ................................................................................................................ 10 3 圖像傳輸系統(tǒng)方案設(shè)計 ........................................................................................................... 13 系統(tǒng)總體方案 ........................................................................................................................ 13 各模塊器件的選擇 ................................................................................................................ 13 4 系統(tǒng)各模塊的設(shè)計 ................................................................................................................... 16 圖像數(shù)據(jù)采集模塊 ................................................................................................................. 16 圖像數(shù)據(jù)存儲模塊 ................................................................................................................. 19 5 結(jié)論 ............................................................................................................................................ 21 參考文獻 ....................................................................................................................................... 22 附 錄 ............................................................................................................................................. 23 致 謝 ....................................................................................................................................... 26 武漢理工大學(xué)畢業(yè)設(shè)計（論文） I 摘 要 在當(dāng)今信息科技日益發(fā)達的時代，隨著數(shù)字多媒體技術(shù)的發(fā)展，圖像數(shù)據(jù)的采集和傳輸作為視頻圖像類信息交換的第一項工作，已經(jīng)越來越普及。這一系列工作都先將借助于 Quartus II 這個 FPGA 設(shè)計仿真專用平臺，進行系統(tǒng)設(shè)計的驗證及仿真工作，在電路上還可能會用到其他相關(guān)的電子電路設(shè)計平臺。北京航空航天大學(xué)的任貴偉和張海在“基于 ARM 緊湊型圖像采集系統(tǒng)”中利用 ARM7（ LPC2210）與 CMOS（ OV7620）實現(xiàn)了一個緊湊型圖像采集、處理系統(tǒng) ； 利用 LPC2210 數(shù)據(jù)總線的工作方式，有效地消除了 OV7620 對系統(tǒng)數(shù)據(jù)總線的干擾。作為大學(xué)本科最重要的一次實踐性課程，我選擇這個課題主要是基于以下原因。 （請在以上相應(yīng)方框內(nèi)打 “√”） 作者簽名： 年 月 日 導(dǎo)師簽名： 年 月 日 本科生畢業(yè)設(shè)計（論文）任務(wù)書 學(xué)生姓名 ： XX 專業(yè)班級 ： XX 指導(dǎo)教師： XX 工作單位 ： XX 設(shè)計 (論文 )題目 : 基于 FPGA 的圖像數(shù)據(jù)傳輸控制系統(tǒng)的設(shè)計 設(shè)計（論文）主要內(nèi)容： 在掌握學(xué)習(xí) FPGA的基本原理、結(jié)構(gòu)和應(yīng)用的基礎(chǔ)上，完成 基于 FPGA的圖像數(shù)據(jù)傳輸控制系統(tǒng)的設(shè)計 與實現(xiàn)。除了文中特別加以標注引用的內(nèi)容外，本論文不包括任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。 FPGA 外圍系統(tǒng)的設(shè)計 。數(shù)據(jù)的傳輸和控制的精確度和準確性都會影響人或機器 的下一步操作。 此外，就我個人來說，由于本次設(shè)計的重點是利用 FPGA，這是一門既成熟又非常具有實用性的學(xué)問，在本科期間只接觸了皮毛，現(xiàn)欲利用這一機會，對該課程進行深入學(xué)習(xí)，使自己額外掌握一項技能，爭取通過本次畢業(yè)設(shè)計掌握 FPGA的開發(fā)設(shè)計與實用基本知識，為今后的學(xué)習(xí)工作奠定基礎(chǔ)，作為一名電子信息類專業(yè)的理科生，掌握了數(shù)模電、單片機、編程語言的同時，邏輯可編程器件相關(guān)的知識也很重要。 進度安排 第 1－ 3 周：查閱相關(guān)文獻資料，明確研究內(nèi)容，確定方案，完成開題報告。 圖像采集是圖像處理的前提。圖像數(shù)據(jù)的獲取與傳輸作為一種基本技術(shù)，在各領(lǐng)域內(nèi)，對其研究都是十分深入的，已有各種方法對其進行實現(xiàn)。南京林大的洪冠