電工電子綜合實ⅱ多功能數(shù)字計時器實驗報告(存儲版)
【正文】 4QD4QC4QB4QA＝ 0001。 圖十五：電路單元整合關(guān)系圖 由于本實驗是運用中小規(guī)模集成電路實現(xiàn)，故用集成電路引腳圖表示電路，便于實驗實際操作時的電路連線。電路分塊搭接，電源，地線首先搭好，各塊電路用不同顏色連線加以區(qū)別 ，方便線路檢查。 在電路的改進和比較方面，我想提出幾點： 用晶振代替 NE555 來產(chǎn)生高頻脈沖信號。同時，晶振的集成度遠遠高于 NE555 構(gòu)成的多諧振蕩器，便于電路的小型化。學會使用儀器對線路進行檢查與調(diào)試。 參考文獻 [1]蔣立平 主編 .《數(shù)字邏輯電路與系統(tǒng)設計》 [2]王建新 姜萍 《電子線路實踐教程》 。在對時間精度要求較高，要長時間運行的電路中要采用同步電路避免積累誤差。與 NE555 多諧振蕩器產(chǎn)生的脈沖相比，晶振產(chǎn) 生的頻率更為準確。 最后是校分和清零電路，要注意它們分別和計數(shù)器中哪些端口連接， 不能接錯，而這一部分電路采用 D 觸發(fā)器，巧妙的防止了抖動和實現(xiàn)了任意狀態(tài)清零。這是進行以后實驗的基礎。 五 、整體電路的設計 在各個單元電路的基礎上，按照下圖的單元關(guān)系與信號傳輸關(guān)系，將各個單元電路整合為整體的電路。 設分十位所對應的計數(shù)器的輸出為 1QD,1QC,1QB,1QA；分個位所對應的計數(shù)器的輸出為 2QD,2QC,2QB,2QA；秒十位所對應的計數(shù)器的輸出為 3QD,3QC,3QB,3QA；秒個位所對應的計數(shù)器的輸出為 4QD,4QC,4QB,4QA。其引腳圖如圖十一所示： 圖十一： 74LS74 引腳圖 由圖可見，每片 74LS74 中集成了兩個 D 觸發(fā)器。 為使分計數(shù)器可以不受到秒計數(shù)器的進位脈沖的限制，所以校分時選通較快的 2HZ 的校分信號進行快速校分，同時還要切斷 1HZ 的脈沖，使校分的同時秒計數(shù)器停止工 作?？紤]電路清零模塊，使用兩個與非門（圖中空置的輸入端為清零輸入端）。由于電路的顯示部分不會出現(xiàn)小數(shù)，故 8端數(shù)碼管 輸入 輸出 LE D C B A g f e d c b a 字符 測燈 0 1 1 1 1 1 1 1 8 滅零 1 0 0 0 0 0 0 0 0 0 0 0 0 消隱 鎖存 1 1 1 顯示 LE=0→ 1 時數(shù)據(jù) 譯碼 1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0 1 0 0 0 0 1 1 0 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 2 1 1 0 0 0 1 1 1 0 0 1 1 1 1 3 1 1 0 0 1 0 0 1 1 0 0 1 1 0 4 1 1 0 0 1 0 1 1 1 0 1 1 0 1 5 1 1 0 0 1 1 0 1 1 1 1 1 0 0 6 1 1 0 0 1 1 1 0 0 0 0 1 1 1 7 1 1 0 1 0 0 0 1 1 1 1 1 1 1 8 1 1 0 1 0 0 1 1 1 0 0 1 1 1 9 的小數(shù)點引腳懸空，故計時和譯碼顯示部分電路如下圖九（以秒位為例）： 圖八：計時和譯碼部分電路圖 清零電路 以圖九中秒位計時和譯碼電路為 例，圖中 1 片 CD4518所集成的兩個計數(shù)器。其輸出端 Q3 Q2 Q1 Q0 輸出從 0000 到 1001（即十進制中的 0 到 9）的循環(huán)。其引腳圖如下圖五： 圖四： CD4040 引腳圖 其中 VDD 為電源輸入端， VSS 為接地端， CP 端為輸入端， CR為清零端， Q1~Q12 為輸出端，其輸出信號頻率分別為輸入信號頻率的 21~212。校分電路實現(xiàn) 對“分”上數(shù)值的控制，而不受秒
法律信息相關(guān)推薦
鄂ICP備17016276號-1