【正文】 CCD 的圖像采集軟件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) _碩士學(xué)位論文 else ns_ccd=s5_ccd。 else ns_ccd=s1_ccd。 parameter s8_ccd=439。 parameter s4_ccd=439。 parameter s0_ccd=439。b0011。b1100000。 reg[3:0] count_t6_ccd。通過(guò)對(duì)系統(tǒng)的分析，概括出了以下功能模塊，如 311 圖所示。數(shù)據(jù)由 CCD 輸出的模擬信號(hào)經(jīng) A/D 轉(zhuǎn)換 成數(shù)字信號(hào)，之后，經(jīng)過(guò)數(shù)據(jù)傳輸模塊進(jìn)行乒乓操作緩存，最后，經(jīng)過(guò) camera link 模塊的驅(qū)動(dòng)，把數(shù)據(jù)送至上位機(jī)的圖像采集卡，如圖 313 所示。 20 計(jì)思想。 FPGA 芯片結(jié)構(gòu)特點(diǎn) 目前主流的 FPGA，已經(jīng)在性能方面有了很大的改進(jìn)并超過(guò)了以前的版本，但 依舊基于查找表技術(shù)，但整合了常用的硬核模，比如（如 RAM、時(shí)鐘管理和 DSP） 的塊。集成了達(dá)到數(shù)十 Gbps 的收發(fā)速度通信總線與接 口標(biāo)準(zhǔn)的串并收 發(fā)器（ SERDES）。 (5) 豐富的布線資源 FPGA 內(nèi)部的所有單元依靠布線資源連通，信號(hào)在連線上的驅(qū)動(dòng)能力和傳輸速 度是由連線的長(zhǎng)度和工藝決定的。 17 圖 39 典型的 4 輸入 Slice 結(jié)構(gòu)示意圖 (3) 數(shù)字時(shí)鐘管理模塊（ DCM） 現(xiàn)在的 FPGA 內(nèi)都集成了能進(jìn)行精準(zhǔn)的時(shí)鐘的綜合的時(shí)鐘管理模塊。 在設(shè)計(jì)外圍電路是要根據(jù)信號(hào)要求，合理安排各種接口的外圍元件配置和空 間位置。電源配置端口 用去耦電容對(duì)電源作了處理，減小了電源中的紋波；在時(shí)鐘輸入端為了減少時(shí)鐘 的振鈴效應(yīng)，加入了一個(gè)阻值較小的電阻；在鉗位電壓輸入端口設(shè)計(jì)了一個(gè)可選 的電阻，可配置為使用外部鉗位電壓或者內(nèi)部鉗位電壓；將 RINP、 GINP、 BINP 等連接至 CCD 的輸出引腳；將 SEN、 SDI、 SCK 控制引腳連接至 FPGA 的輸出 引 腳；將 OP[7]~OP[0]連接到 FPGA 的輸入引腳。 A/DC 轉(zhuǎn)換模塊的參考電壓由芯片內(nèi)部提供，以 確保優(yōu)異的轉(zhuǎn)換 性能。它具有高速 率、高精度、低功耗等特性，在 CCD 和 CCD 等圖像處理領(lǐng)域被廣泛應(yīng)用 [] 。本章將先對(duì) FPGA 的基礎(chǔ)進(jìn)行簡(jiǎn)單介紹，然后完成總體方 案的設(shè)計(jì) [9] 。此時(shí)，圖像的光信號(hào)已經(jīng)轉(zhuǎn)變?yōu)橛?jì) 算機(jī)能識(shí)別二進(jìn) 制信號(hào)。 （ 4）掃描幅面：是指掃描儀一次可以掃描多大尺寸的被掃介質(zhì)。然而，除了相關(guān) 和非透明體的反射光的頻譜有關(guān)外，與入射的光的頻譜也有關(guān)系。 軟件系統(tǒng)的復(fù)雜度和規(guī)模隨著時(shí)間的推移規(guī)模越來(lái)越復(fù)雜，越來(lái)越大。 國(guó)內(nèi)外發(fā)展現(xiàn)狀及趨勢(shì) 目前國(guó)外研究大幅面工程掃描儀的主要機(jī)構(gòu)主要包括 Contex 公司、 ANAech 公司和 Colortrac 公司等。平板式掃描儀的物理結(jié)構(gòu)與工作原理如圖 21 所示 [4] 。敘述了掃描儀的原理、圖像 采集系統(tǒng)、一些重要的性能參數(shù)，以及現(xiàn)階段實(shí)驗(yàn)室掃描儀的性能參數(shù)。 研究的主要內(nèi)容 由于日益復(fù)雜的軟件系統(tǒng)的規(guī)模大型化和復(fù)雜化，作為一個(gè)系統(tǒng)的整體的結(jié) 構(gòu)和規(guī)格正越發(fā)變得重要。 本文的主要工作可以主要分為硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分工作。s work. The scanner use four same type CCD to capture the images then splice them into one. While the four CCDs scan asynchronously to acplish the photoelectric conversion in the process. The main work of this paper can be divided into two parts, hardware and software design. The first part is the hardware work, after analyzing the large format scanner39。s working principle and hardware system39。一，是硬件 方面的工作，在分析了大幅面掃描儀的工作原理和硬件系統(tǒng)及性能參數(shù)之后確定 了研制大幅面掃描儀的工作內(nèi)容和工作重心，首先根據(jù)參數(shù)進(jìn)行器件的選型，之 后完成掃描儀的硬件電路設(shè)計(jì)及 FPGA 時(shí)序設(shè)計(jì)方面的工作，包括對(duì)傳感器和數(shù) 模轉(zhuǎn) 換芯片的驅(qū)動(dòng)和配置，這一部分是影響圖像質(zhì)量的重要內(nèi)容，這一步奠定了 對(duì)提升圖像質(zhì)量的基礎(chǔ)，完成模擬到計(jì)算機(jī)能識(shí)別的數(shù)字信號(hào)的轉(zhuǎn)換，是實(shí)現(xiàn)大 幅面掃描的關(guān)鍵；二，是上層軟件系統(tǒng)開(kāi)發(fā)，首先介紹了該軟件的需求，功能模 塊的劃分，提出大幅面掃描儀軟件系統(tǒng)的三層結(jié)構(gòu)設(shè)計(jì)，其次詳細(xì)介紹了掃描界 面的設(shè)計(jì)與實(shí)現(xiàn)，重點(diǎn)論述了多線程并行數(shù)據(jù)采集的設(shè)計(jì)思路及處理大數(shù)據(jù)量圖 像時(shí)的內(nèi)存管理策略，這一部分的內(nèi)容直接關(guān)系到用戶對(duì)大幅面掃描儀的應(yīng)用體 驗(yàn)，也是實(shí)現(xiàn)的重點(diǎn)。對(duì)于大型和復(fù)雜的軟件， 本文主要是論述基于多 CCD B0 大幅面文檔掃描儀軟件系統(tǒng)及硬件的體系結(jié) 構(gòu)。 第三章設(shè)計(jì)了 A/D 及 CCD 芯片的外圍電路，然后利用 VHDL 語(yǔ)言按照 A/D 和 CCD 驅(qū)動(dòng)時(shí)序要求編寫(xiě)了驅(qū)動(dòng)模塊，完成了驅(qū)動(dòng) A/D 進(jìn)行模數(shù)轉(zhuǎn)換的功能。 掃描儀是有光學(xué)部件、機(jī)械傳動(dòng)部件和信號(hào)轉(zhuǎn)換電路三個(gè)主要部分組成。其中 Contex 公司的產(chǎn)品在全球市場(chǎng)的占有率超過(guò) 80%， 其產(chǎn)品主要特點(diǎn)有：超大幅面圖紙掃描復(fù)制、－ 30 cm/s 黑白掃描速度， cm/s 彩色掃描速度、 600dpi 超高光學(xué)分辨率，先進(jìn) 48 位 CCD 鏡頭，符合 Energy Saver 和歐洲 RoHS 標(biāo)準(zhǔn) [1] 。系統(tǒng) 作為一個(gè)整體，規(guī)格和結(jié)構(gòu)，越發(fā)顯得重要。所以，光源的 選擇是很重要，需要選擇需要適合的類(lèi)型和特征的光源， 由于掃描儀系統(tǒng)是線掃描，需要將光源均勻的打在待掃描紙張上，因白色高 頻熒光燈避免色偏應(yīng)，因此 選做光源。 （ 6）信噪比：即信號(hào)和噪聲之比。 （ 6）數(shù)據(jù)被傳送至計(jì)算機(jī)之后在計(jì)算機(jī)中形成圖像 [7] 。 CCD 及 A/D 外圍驅(qū)動(dòng)電路設(shè)計(jì) CCD 外圍電路設(shè)計(jì) CCD 外圍電路是整個(gè) CCD 相機(jī)采集模塊的最前端，其性能的好壞直接關(guān)系到 圖像質(zhì)量的優(yōu)劣。 WM8200 是一款轉(zhuǎn)換速率高達(dá) 40MSPS 的 16 位 A/D 轉(zhuǎn)換芯片。 WM8200 需要 的模擬電壓和數(shù)字電壓，它的功耗最大僅需要 390 mW。圖 35 是其中一個(gè) A/D 芯片的外圍 原理圖，其他 4 個(gè) A/D 芯片的外圍配置與之相同。圖 34 是 WM8200 器件手冊(cè)推薦的接口配置 圖 34 WM8200 推薦接口配置 16 圖 37 典型的 IOB 內(nèi)部結(jié)構(gòu)示意圖 (2) 可配置邏輯塊（ CLB） CLB 是組成 FPGA 的基本邏輯單元之一。 (4) 嵌入式塊 RAM（ BRAM） 為了拓展了 FPGA 的應(yīng)用范圍和靈活性，大多數(shù) FPGA 都具有內(nèi)嵌的塊 RAM?？煞譃樗念?lèi)，分別為全局布線資源，長(zhǎng)線資源， 短線資源，分布式布線資源，其區(qū)別是，分別完成了全局時(shí)鐘的布線，高速信號(hào) 和第二全局時(shí)鐘的布線，邏輯單元之間的布線，專(zhuān)有時(shí)鐘和復(fù)位的布線 [21] 。 Xilinx 公司的高端產(chǎn)品不僅內(nèi)嵌了 DSP Core 模塊，還集成了 Power PC 系列 CPU [12， 21] 。如圖 36 所示， FPGA 是由輸入輸出單和基本邏輯單元（可編程）及時(shí)鐘管 理等內(nèi)嵌專(zhuān)用硬件模塊等幾部分組成 [12， 1718] 。由于 EDA 技術(shù)的出現(xiàn)，設(shè)計(jì)人員可以擺脫實(shí)際器件的限制，發(fā)展出了新 的，區(qū)別于以前的設(shè)計(jì)思想。 1） CCD 驅(qū)動(dòng)模塊 :產(chǎn)生 CCD 圖像傳感器所需的時(shí)鐘與脈沖，使之在觸發(fā)脈沖 的作用下，順序的輸出個(gè)個(gè)像素的模擬信號(hào)。 圖 311 硬件驅(qū)動(dòng)軟件功能劃分 1）寄存器配置：對(duì) A/D 的功能寄存器進(jìn)行配置，使 A/D 按照預(yù)定的工作方 式工作。 reg[3:0] count_t7_ccd。//96 parameter t4_ccd=439。//3 parameter t8_ccd=439。b0000。b0100。b1000。//s1_ccd end s1_ccd:begin if(LineStart) begin ns_ccd=s2_ccd。 end s5_ccd: begin if(count_t5_ccdt5_ccd) ns_ccd=s5_ccd。 end s4_ccd: begin if(count_t4_ccdt4_ccd) ns_ccd=s4_ccd。 else begin case(cs_ccd) s0_ccd: begin if(!rst_ccd) ns_ccd=s0_ccd。b0111。b0011。//5417*2 reg[3:0] cs_ccd,ns_ccd。//8 parameter t7_ccd=439。//240 parameter t3_ccd=739。 reg[3:0] count_t5_ccd。 硬件驅(qū)動(dòng)軟件系統(tǒng)的功能及需求劃分 硬件驅(qū)動(dòng)軟件的作用是按照器件的要求與說(shuō)明編寫(xiě) VHDL 代碼在 FPGA 內(nèi)綜 合出的電路驅(qū)動(dòng)器件正常工作。 硬件驅(qū)動(dòng)軟件系統(tǒng)模塊設(shè)計(jì) 本文的多 CCD 圖像采集系統(tǒng)硬件驅(qū)動(dòng)軟件采用模塊化的設(shè)計(jì)思想，按照數(shù)據(jù) 流程可分為： CCD 傳感器的驅(qū)動(dòng)、 A/D 的驅(qū)動(dòng)、數(shù)據(jù)傳輸?shù)目刂啤?A/D 寄存器配 置、 camera link 驅(qū)動(dòng)等模塊，如圖所示。 連接在一起必須是相同電氣標(biāo)準(zhǔn)的端口，接口標(biāo)準(zhǔn)的基本條件是 VCCO 電壓相同 [12， 20] 。 (1) 縮短開(kāi)發(fā)周期（大幅縮短設(shè)計(jì)時(shí)間，更快地推出產(chǎn)品）； (2) 消除了器件停產(chǎn)所帶來(lái)的風(fēng)險(xiǎn)； (3) 通過(guò)豐富的 IP 與自動(dòng)化工具，可以將開(kāi)發(fā)資源集中在不同的產(chǎn)品線上； (4) 迅速應(yīng)用最新的協(xié)議與規(guī)格； (5) 更有效率的工程師培訓(xùn)（由高端到低成本的 FPGA 器件都通過(guò)同一種開(kāi)發(fā) 15 模塊通過(guò)與 FO 模塊的不同連接方式實(shí)現(xiàn)了 FPGA 的開(kāi)發(fā)目的 [1516] 。通過(guò)嵌 入類(lèi)似于專(zhuān)用乘法器等專(zhuān)用硬核，使乘法的運(yùn)算速度得到了提高，廠商以此提高 了 FPGA 的性能。同時(shí)，單片 RAM 最大位寬為 36 bit,但在 RAM 的數(shù)量滿足的 情況下，可以通過(guò)級(jí)聯(lián)多片 RAM 的方式來(lái)獲得更大的 RAM。算術(shù) 邏輯由一個(gè)異或門(mén)（ XORG）和一個(gè)專(zhuān)用與門(mén)（ MULTAND）組成，一個(gè) Slice 使 用一個(gè)異或門(mén)完成 2 bit 全加操作，提高乘法器的提高通過(guò)專(zhuān)用與門(mén)；進(jìn)位信號(hào)和 函數(shù)復(fù)用器（ MUXC）組成進(jìn)位邏輯，快速的算術(shù)加減法操作從而得以實(shí)現(xiàn)； 4 輸 入 LUT、分布式 RAM 或 16 bit 移位寄存器由 4 輸入函數(shù)發(fā)生器用于實(shí)現(xiàn)；通過(guò)進(jìn) CCD 的圖像采集軟件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) _碩士學(xué)位論文 位邏輯包 括兩條快速進(jìn)位鏈提高 CLB 模塊的處理速度。 圖 33 WM8200 引腳圖 由圖 33 可知， WM8200 的外圍接口包括： （ 1）電源與地接口： DVDD DVDD2 、 AVDD、 DGND、 AGND AGND2； （ 2）控制接口： SEN、 SCK、 SDI； （ 3）信號(hào)輸入接口： RINP、 GINP、 BINP； （ 4）信號(hào)輸出接口： OP[7]~OP[0]； （ 5）時(shí)鐘接口： MCLK、 RSMP、 VSMP。 圖 32 WM8200 內(nèi)部原理框圖 14 根據(jù)器件手冊(cè)和推薦電路，我們?cè)O(shè)計(jì)了如圖 35 的電路原理圖。這個(gè)參考電壓還可以 由芯片外部提供。 11 圖 31 CCD 接口電路示意圖 WM8200 功能與 特性 WM8200 是英國(guó)歐勝微電子生產(chǎn)的專(zhuān)用圖像處理 A/D 轉(zhuǎn)換芯片。 FPGA 在完成復(fù)雜邏輯控制方面有獨(dú)特的優(yōu)勢(shì)， 能夠并行處理很多任務(wù)，基于 FPGA 的設(shè)計(jì)方案能夠有效地處理采集部分的邏輯 控制，完成系統(tǒng)任務(wù)。 （ 5）模擬信號(hào)經(jīng)過(guò) A/D 轉(zhuǎn)換成數(shù)字信號(hào)。 （ 2）色彩深度：評(píng)價(jià)掃描儀的第二個(gè)指標(biāo)是色彩位數(shù)，這個(gè)指標(biāo)能反映出掃 描儀色彩層次的捕獲能力 （ 3）灰度級(jí)：掃描儀從白過(guò)度到黑時(shí)，明到暗的層次數(shù)值由灰度級(jí)表示。 根據(jù)色度學(xué)理論，由于不透明材料表面分子差異，被光照后，光譜中的某一 部分的光被選擇性吸收，反射了剩下的光，呈現(xiàn)了顏色的反射。掃描儀軟件系統(tǒng)的開(kāi)發(fā)應(yīng)用，將大大推進(jìn)掃描儀在相關(guān)領(lǐng)域的應(yīng)用。家 庭辦公比較適合使用普通掃描儀，專(zhuān)業(yè)掃描儀可以適合工程制圖、藝術(shù)品復(fù)制和 軍事等領(lǐng)域要求，促進(jìn)了國(guó)家信息化的建設(shè)。目前 應(yīng)用最廣的是平板式掃描儀。 第二章掃描儀概述：介紹了掃描儀的發(fā)展現(xiàn)狀。作為基于抽 象設(shè)計(jì)的軟件體系構(gòu)架很好的解決了復(fù)雜軟件系統(tǒng)的設(shè)計(jì)問(wèn)題