【正文】 當(dāng)輸出電容 CL和等效串聯(lián)電阻 Resr都比較小時(shí)，零點(diǎn) Z0的補(bǔ)償頻率過高，超出了單位增益頻率 (UGF)的范圍，其結(jié)果是單位增益頻率內(nèi)只存在兩個(gè)極點(diǎn)，沒有了 33 零點(diǎn)，由此造成系統(tǒng)的不穩(wěn)定稱為欠補(bǔ)償 ，見圖 49(c)。 傳統(tǒng) ESR 電阻補(bǔ)償方法的缺陷 由式 (412)得知輸出端的主極點(diǎn)正比 于 輸出電流。由于輸出電容很大，因此在輸出端形成了系統(tǒng)的低頻主極點(diǎn) [29~30]。 誤差放大器 AMP 與調(diào)整管 PMOS 構(gòu)成前饋通路，比例電阻則構(gòu)成了反饋網(wǎng)絡(luò)。為了計(jì)算系統(tǒng)的傳輸函數(shù)，應(yīng)該在環(huán)路中斷開任意一點(diǎn)， 將反饋系統(tǒng)正向通道的那一端設(shè)置為交流小信號(hào)輸入激勵(lì)源，并在相應(yīng)的另一端得到信號(hào)輸出。 本章小結(jié) outVLC1mgrefV 2FR1FR LR2mgfbV ccV3mg保 護(hù) 電 路基 準(zhǔn) 與 偏置 電 路 圖 35 LDO 系統(tǒng)架構(gòu)圖 26 經(jīng)過上述章節(jié)的討論，本文設(shè)計(jì)的低功耗高穩(wěn)定性 LDO穩(wěn)壓器的最終結(jié)構(gòu)如圖35示：采用 PMOS結(jié)構(gòu)作為調(diào)整元件，誤差放大器為簡(jiǎn)單的二級(jí)級(jí)聯(lián)運(yùn)放，其輸出端不采用緩沖級(jí)結(jié)構(gòu)。下面將這兩種漂移綜合考慮： 假設(shè)基準(zhǔn)電壓隨溫度和模型變化總的漂移為 refV? ，由它引起的輸出電壓的變化量為 ,orefV? ， 則： , [ ( ) ]ou t o r e f m a oa m p ou t fb r e f r e fV V g R g R V V V? ? ? ? ? ? (327) 反饋電壓為： 1 ,12 ()Ffb o u t o refFFRV V VRR? ? ?? (328) 聯(lián)合式 (327)、 (328)，可得： 1,12[ ( ) ( ) ]Fo u t o r e f m a o a m p o u t o u t o r e f r e f r e fFFRV V g R g R V V V VRR? ? ? ? ? ? ? ?? 121 1 2( ) ( )()F F m a o a m p o u t r e f r e fF m a o a m p o u t F FR R g R g R V VR g R g R R R? ? ?? ?? (329) 由于 1ma oa mp outg R g R ??，所以： 1,12 ()Fo u t o r e f r e f r e fFFRV V V VRR? ? ? ? ?? (330) 上式右邊可以分成兩部分，一部分是額定輸出電壓： 112Fout refFFRVVRR? ? (331) 另一部分為基準(zhǔn)漂移引起的輸出電壓變化： 1,12 ()Fo ref refFFRVVRR? ? ? ?? (332) 聯(lián)合以上二式可得： 25 ,o ref refout refVV??? (333) 式 (333)表明，輸出電壓的變化直接受基準(zhǔn)電壓精度的影響，如果基準(zhǔn)電壓精度為 1%， 則穩(wěn)壓器的輸出電壓也會(huì)變化相應(yīng)的比例。 但是從低功耗設(shè)計(jì)的角度出發(fā)，增加緩沖級(jí)就增大了電路的靜態(tài)電流，而且緩沖級(jí)還會(huì)造成誤差放大器輸出電壓一個(gè) Vgs的損失，從而使調(diào)整管不能完全的導(dǎo)通或截止。使用一級(jí)誤差放大器結(jié)構(gòu)的 LDO，由于低頻增益不夠大，所以其直流參數(shù)不會(huì)太好；而使用三級(jí)或三級(jí)以上結(jié)構(gòu)的誤差放大器，不僅 增大了結(jié)構(gòu)對(duì)地的支路電流，而且使系統(tǒng)的頻率補(bǔ)償方案復(fù)雜化。而且，過大尺寸的調(diào)整管給版圖設(shè)計(jì)也帶來了諸多問題。 圖 33(d)、 (e)為 MOS型調(diào)整管，由于它是壓控元件，所以在輸出電流增加時(shí)不會(huì)要求相應(yīng)的柵極驅(qū)動(dòng)電流增加，而且 MOS管的柵極阻抗極大，其柵極電流可以忽略不計(jì)。但相對(duì)較大的漏失電壓使得采用這兩者的穩(wěn)壓器不能算作低壓差的線性穩(wěn)壓器。但其功耗大，集成度低，無法滿足集成規(guī)模越來越大的系統(tǒng)集成要求。 LDO 系統(tǒng)電路的交流研究 在 LDO的交流分析中，主要關(guān)注系統(tǒng)電路的電源抑制比 PSRR以及系統(tǒng)的環(huán)路增益、穩(wěn)定性 等 問題。因?yàn)閹挼脑黾樱枰纳鷺O點(diǎn)對(duì)應(yīng)頻 率也相應(yīng)增加， 16 這樣就需要增大靜態(tài)電流而減小寄生極點(diǎn)的阻抗。相位裕度越大，意味著系統(tǒng)越穩(wěn)定，同時(shí)調(diào)整時(shí)間也將越長。這里 esrV?是輸出電壓 的 變化在輸出電容的 ESR電阻上產(chǎn)生的壓降 并 正比于 esrR 。 13 3 LDO 系統(tǒng)架構(gòu)的設(shè)計(jì)考慮 本論文著眼于設(shè)計(jì)一款低功耗高穩(wěn)定性的 LDO線性穩(wěn)壓器，因而必須圍繞低功耗和高穩(wěn)定性兩方面對(duì) LDO的各子模塊進(jìn)行構(gòu)思設(shè)計(jì)。 由于 各種電池的 輸出 電壓 在工作一段時(shí)間后 都 會(huì)下降， 為了保證電池輸出電壓 的 恒定，通常都 會(huì) 在電池輸出端接入 LDO線性穩(wěn)壓器，如圖 24(b)所 示。 負(fù)載調(diào)整率與 線性調(diào)整率 負(fù)載調(diào)整率表征了穩(wěn)壓器輸出負(fù)載大小變化對(duì)輸出電壓的影響程度，表征了負(fù)載變化而穩(wěn)壓器維持輸出在標(biāo)稱值上的能力，它 定義為： ()outIout N O M outVS VI?? ?? (210) 其中， )(NOMoutV 是標(biāo)定的輸出電壓值， outI? 為負(fù)載電流的變化量， outV? 為負(fù)載電流變化引起的輸出電壓的變化量。一般 固定輸出電壓 LDO線性穩(wěn)壓器 是經(jīng)過 設(shè)計(jì)廠商 精密調(diào)整 ，輸出電壓 精度 也 很高?；鶞?zhǔn) 偏置模塊 用來產(chǎn)生一個(gè)溫度穩(wěn)定性很高的參考電壓，它為誤差放大器、電路內(nèi)部比較器等提供電壓偏置，并且對(duì) LDO穩(wěn)壓器輸出 高精度的直流電壓起著十分重要的作用 [7]。 第五章是對(duì) LDO穩(wěn)壓器關(guān)鍵模塊電路的設(shè)計(jì)實(shí) 現(xiàn)。因而在這種背景下，有必要深入研究 LDO 電路，通過對(duì)各模塊的優(yōu)化設(shè)計(jì)搭建一款具有低功耗特征的 LDO 系統(tǒng)結(jié)構(gòu)。 4 LDO 線性穩(wěn)壓器的發(fā)展現(xiàn)狀 目前 ， LDO線性穩(wěn)壓器在國外經(jīng)過多年的發(fā)展 ， 其技術(shù)已經(jīng)相當(dāng)成熟。當(dāng)輸入電壓略大于輸出電壓與漏失電壓之和時(shí)，即： in out difV V V?? (11) 選用 LDO線性穩(wěn)壓器來調(diào)整輸入電壓是一個(gè)很不錯(cuò)的選擇，這時(shí) LDO線性穩(wěn)壓器可 3 達(dá)到很高的效率，同時(shí)滿足極高的性價(jià)比。未來幾年， 由 于以下因素 的影響 ， 國內(nèi) 電源管理芯片市場(chǎng)還 將 繼續(xù) 保持快速發(fā)展的勢(shì)頭 ： 1） 半導(dǎo)體產(chǎn)業(yè)環(huán)境 趨 好。只要管理得好，這也可成為延長電池工作壽命的一大重要因素。 LDO 線性穩(wěn)壓器的研究意義 電源管理 IC 的發(fā)展趨勢(shì) 近年來，各種便攜式電子產(chǎn)品的普及與產(chǎn)品功能的豐富， 對(duì)電源管理 IC提出了諸如高集成度、高性價(jià)比、高效率等要求。針對(duì)文中采用的兩級(jí)級(jí)聯(lián)誤差放大器直接驅(qū)動(dòng)調(diào)整管柵極的拓?fù)浣Y(jié)構(gòu)，引入嵌套式密勒補(bǔ)償和動(dòng)態(tài)零點(diǎn)補(bǔ)償 兩種 方法來保證系統(tǒng)的穩(wěn)定性要求。 I 摘 要 隨著電源管理 IC技術(shù)的不斷發(fā)展，高性能低成本的電源管理芯片越來越受到用戶的青睞。討論了嵌套式密勒補(bǔ)償中調(diào)零電阻可能存在的位置，確定最合適的補(bǔ)償結(jié)構(gòu)從而有效地消除了右半平面零點(diǎn)對(duì)系統(tǒng)穩(wěn)定性的影響。隨著半導(dǎo)體技術(shù)的飛速發(fā)展，電源管理 技術(shù)也 在 不斷進(jìn)步。美國國家半導(dǎo)體公司的自適應(yīng)電壓調(diào)整 (AVS)技術(shù)和 TI的動(dòng)態(tài)電壓與頻率調(diào)整 (DVFS)技術(shù)就是為了滿足這一功率管理挑戰(zhàn)而提出的解決辦法。近年來，筆記本 電腦 、數(shù)碼相機(jī)和其它 IT產(chǎn)品的生產(chǎn)基地大規(guī)模向中國轉(zhuǎn)移，中國已經(jīng)成為世界 IT產(chǎn)品的生產(chǎn)基地；加之 “ 十一五 ” 規(guī)劃已經(jīng)明確要加快集成電路、軟件、關(guān)鍵元器件等重點(diǎn)產(chǎn)業(yè)的發(fā)展，未來 有 利于集成電路產(chǎn)業(yè)發(fā)展的政策還將繼續(xù)推出 ； 2）下游制造市場(chǎng)的拉動(dòng)。 開關(guān)式電壓調(diào)整器主要指 DC/DC變換器，包括升壓、降壓、升／降壓和反相等幾種結(jié)構(gòu)。一些國外知名的半導(dǎo)體廠商如 TI、 MAXIM、 NS等都有比較完整的 LDO產(chǎn)品系列。并且針對(duì)這種系統(tǒng)架構(gòu)設(shè)計(jì)出專門的頻率補(bǔ)償方案從而保證整體電路的穩(wěn)定性。 主要包括基準(zhǔn)與偏置電路、恒定限流電路和短路保護(hù)電路 等模塊。未調(diào)節(jié)的輸入電壓作為供電電 源電壓，基準(zhǔn)電壓作為誤差放大器的負(fù)相輸入電壓， 電阻反饋網(wǎng)絡(luò)將輸出電壓 進(jìn)行分壓并 得 outVLC2FR 1F LRccV mpgfbV基 準(zhǔn) 與 偏置 電 路保 護(hù) 電 路?? esrRA M P 圖 21 PMOS型 LDO穩(wěn)壓器結(jié)構(gòu)圖 到反饋電壓 ，此反饋電壓輸入到誤差比較器的同相端，與負(fù)相端的基準(zhǔn)電壓進(jìn)行比較。 但 由于固定 輸出電壓數(shù)值均為常用電壓值，不可能滿足所有的應(yīng)用要求， 因此也可以 外接 反饋比例電阻，通過調(diào)節(jié)外接 電阻阻值獲得需要的輸出電壓。 顯然， 負(fù)載調(diào)整率 越小越好。這樣不僅給后續(xù)電路提供穩(wěn)定的電壓，而且隨著電池工作時(shí)間的推移，也提高了 LDO的工作效率。本章首先對(duì)系統(tǒng)電路進(jìn)行瞬態(tài)、直流、交流分析，然后根據(jù)低功耗的設(shè)計(jì)需要確定各子模塊的基本結(jié)構(gòu)，進(jìn)而確定 LDO的系統(tǒng)結(jié)構(gòu)。 閉環(huán) 響應(yīng)時(shí)間 1t? 在 典型情況下 是 由輸出電容 Cout、最大負(fù)載電流 Io(max)和可允許的最大輸出變化量 GV? 確定的 [15~16]。 當(dāng)負(fù)載由最大值突然階躍到非常小時(shí)，系統(tǒng)同樣需要一個(gè)響應(yīng)時(shí)間 3t? ，產(chǎn)生 15 一個(gè)負(fù)向的過沖值 3V? ，它們的表 達(dá)式分別為 , m a x , m a x33 1LL e s r e s ro u t b o u t b c lIIV t V VC C C C B W??? ? ? ? ? ? ? ? ??? (34) 3 1clt BW?? (35) 比較 式 (32)和 (35)，上面兩式中 3t? 比 1t? 更小，這主要 是 因?yàn)楫?dāng)負(fù)載階躍變小時(shí)，調(diào)整管柵極寄生電容對(duì)響應(yīng)時(shí)間的貢獻(xiàn)可以忽略不計(jì)， 使 3t? 只等于系統(tǒng)閉環(huán)帶寬的 倒數(shù) ，這樣也使過沖 值 3V? 比 tr maxV?? 更小一些。因此，就要犧牲功耗，增大誤差放大器的靜態(tài)電流，以獲得較快的響應(yīng)速度。由于系統(tǒng)的環(huán)路增益和穩(wěn)定性將在第四章專門研究，所以本節(jié)只對(duì) LDO的電源抑制比指標(biāo)進(jìn)行 分析。而且為了防止雙極型調(diào)整管進(jìn)入飽和狀態(tài)而降低輸出能力，輸入輸出之間必須維持一定的壓差， 因 而無法提高電源轉(zhuǎn)換效率； MOS型器件有極低的靜態(tài)功耗，并且具有集成度高，抗干擾能力強(qiáng)，寬的電源電壓范圍以及較寬的輸出電壓幅度。 圖 33(c)所示為 PNP結(jié)構(gòu)的調(diào)整管。加之 MOS管的導(dǎo)通電阻較小，因此這種結(jié)構(gòu)的穩(wěn)壓器具有較小的漏失電壓。比如，連接線的線電阻和線電容、過大的線電流密度、熱耗 散功率、版圖內(nèi)部寄生效應(yīng)等。因此，本文將放大器的結(jié)構(gòu)鎖定在二級(jí)放大結(jié)構(gòu)或共源共柵結(jié)構(gòu)的運(yùn)放上。 A M Pre fVfbV outVccVbiasV 1FR 2FR pM1M2M?? ccV( a )A M Pre fVfbV outVbiasV1FR 2FR pM1M 2M??( b ) 圖 34 帶緩沖級(jí) LDO 電路示意圖 圖 34(a)、 (b)所示分別為使用 NMOS和 PMOS管源跟隨結(jié)構(gòu)的 LDO電路。因此在設(shè)計(jì)基準(zhǔn)電壓模塊的時(shí)候，不但要考慮基準(zhǔn)隨溫度的漂移，還要考慮基準(zhǔn)隨工藝模型的變化。針對(duì)調(diào)整管柵極可能出現(xiàn)的中低頻極點(diǎn)導(dǎo)致 LDO系統(tǒng) UGF較小，穩(wěn)定性較差的特點(diǎn)，將在第四章提出新型的補(bǔ)償方法從而保證系統(tǒng)的穩(wěn)定性。 理 想 的 開 環(huán) 點(diǎn)不 推 薦 的 開 環(huán) 點(diǎn) 圖 42 開環(huán)斷點(diǎn)的選擇 斷開負(fù)反饋環(huán)路時(shí)可以嘗試著在某一高阻點(diǎn)處斷開，因?yàn)楦咦杩裹c(diǎn)對(duì)低頻段的零極點(diǎn)不會(huì)產(chǎn)生什么影響。將電路中各元器件設(shè)置為正確的直流偏置狀態(tài)，并在誤差放大器的正相端輸入交流信號(hào) Vx(s)，它通過放大器與共源結(jié)構(gòu)的調(diào)整管共同放大后輸出交流信號(hào)Vy(s)，見圖 45。如果調(diào)整管的輸出電阻 ro遠(yuǎn)小于負(fù)載電阻 RL和反饋比例電阻 RF RF2，則 (48)式可以化簡(jiǎn)為 0 112 2 2 outo u t L o L LIP R C r C C?? ? ?? ? ? (412) 從上式可以看出主極點(diǎn) P0的位置并不是固定不變的，而是隨輸出電流的變化左右移動(dòng)。假設(shè) ESR電阻產(chǎn)生的零點(diǎn)能夠完全補(bǔ)償?shù)粽`差放大器內(nèi)部的高頻極點(diǎn)，那么在 UFG內(nèi)只剩下主極點(diǎn) P0。 Gain [dB]POZE S RPaPbPhase [176。 其結(jié)果是 UGF內(nèi)存在三個(gè)極點(diǎn) 和 一個(gè)零點(diǎn)，由此導(dǎo)致的系統(tǒng)不穩(wěn)定稱為過補(bǔ)償 ，見圖 49(b)。 零點(diǎn) Z0則來自于輸出電容的等效串聯(lián)電阻 Res