【正文】 得調(diào)整管在較低的輸入電壓、大負(fù)載條件下較早地進(jìn)入線性區(qū)，從而影響穩(wěn)壓器的瞬態(tài)響應(yīng)特性。 其次，由于電源電壓隨著半導(dǎo)體工藝的進(jìn)步而逐漸減小，雖然共源共柵結(jié)構(gòu)的運(yùn)放比簡單的二級運(yùn)放少一條對地電流，但其本身的結(jié)構(gòu)決定了它并不適用于低電壓供電的 LDO電路中。前者使誤差放大器的輸出電壓減小了一個柵源差，從而造成了調(diào)整管 不 能完全關(guān)斷；后者則使誤差放大器的輸出電壓增大了一個柵源差， 從而造成了調(diào)整管不能完全導(dǎo)通。 此外，為了滿足 LDO穩(wěn)壓器低功耗設(shè)計的要求，基準(zhǔn)模塊必須具有較小的靜態(tài)電流。其它模塊的具體電路實現(xiàn)將在第五章中給出。比如，圖 42示從 MOS管的柵極處斷開反饋環(huán)路是一個較 28 好的選擇；而在 MOS管源極處斷開環(huán)路來計算傳輸 函數(shù)則不是很理想。系統(tǒng)的傳輸函數(shù)為： 11212()( ) ( ) ( ) ( ) ( )()y FV V Vx F FVs RA s H s G s A s A sV s R R? ? ? ? (42) 其中 Av1(s)、 Av2(s)分別是誤差放大器、調(diào)整管的交流增益， RF RF2 則是反饋比例電阻。值得指出的是，如果輸出電流很小，就有可能造成 P0高于 P1，使 P1變成系統(tǒng)的主極點(diǎn)。很顯然當(dāng)輸出電流較小時， P0點(diǎn)頻率也較低，從而造成了電路的帶寬隨之也減小，見圖48。]L O G s c a l eAV 0 9 01 8 0P h a s e M a r g i n 6 0176。 這時增益仍 將 以十倍頻程 20dB的速率下降， 系統(tǒng) 帶寬因此被展寬，導(dǎo)致誤差放大器內(nèi)部的寄生極點(diǎn)也被包含在 UGF內(nèi) 。由于誤差放大器的第一級輸出等效電容很小，因此 P2是一個高頻極點(diǎn)，設(shè)計時應(yīng)該將此極點(diǎn)安放在 UFG之外。 1m ingV 1oR1V 1CinV in 2V 2C21mgVoR 32mgV esrR LC//oLrR 2FR 1FRfbVoutV圖 47 ESR 電阻補(bǔ)償小信號模型 根據(jù)基爾霍夫電流規(guī)則分別在 V V Vout三點(diǎn)處列出 KCL方程： 11 1 11()( ) ( ) 0m inoVsg V s V s C sR? ? ? (43) 22 1 2 22()( ) ( ) 0moVsg V s V s C sR? ? ? (44) 3212( ) ( ) ( )( ) 01//out out outm o L F Fe s rLV s V s V sg V sr R R RR sC? ? ? ??? (45) 又因為： 112( ) ( ) ( )Ffb o u t o u tFFRV s V s V sRR ???? (46) 由以上四個方程，消除 V1(s)、 V2(s)、 Vout(s)得到 Vfb(s)與 Vin(s)的比值，即為電路 31 的環(huán)路增益： 1 2 3 1 0 21 1 2 2() ( 1 )( ) ( 1 ) ( 1 ) ( 1 )fb m m m o o u t L e s rV in o o o u t LVs g g g R R R S C RA V s R s C R s C R S C? ?? ? ? ? ? ? (47) 其中 ： gm gm2， Ro Ro2， C C2分 為誤差放大器 的第一、二級 跨 導(dǎo)、 輸出阻抗 、寄生電容， gm3為調(diào)整管跨導(dǎo)， RF RF2為反饋比例電阻， ro和 RL分別調(diào)整管導(dǎo)通電阻與負(fù)載電阻。將 L、 C設(shè)置趨向于無窮大時，就可以忽略電感、電容本身阻抗對回路的影響。 最后給出這兩種補(bǔ)償方法應(yīng)用于 LDO的仿真并對數(shù)據(jù)結(jié)果進(jìn)行分析。根據(jù)他人的研究成果結(jié)合本電路的設(shè)計要求，決定采用一種耗盡管與增強(qiáng)管串聯(lián)產(chǎn)生基準(zhǔn)電壓的電路結(jié)構(gòu)，具體的電路實現(xiàn)見第五章。它是 LDO穩(wěn)壓器的核心模塊之一，是影響穩(wěn)壓器輸出電壓精度最主要的因素之一。如果增加了 23 緩沖級，那么原來的中低頻極點(diǎn) P1 可以分裂為兩個較高頻率的極點(diǎn) P2 和 P3，分別為： 2 12 par bufP CR?? (325) 3 12 oa oaP CR?? (326) 其中 parC 、 oaC 分別為調(diào)整管柵極和誤差放大器等效輸出電容； bufR 、 oaR 分別為緩沖級和誤差放大器等效輸出電阻。根據(jù) LDO電路的系統(tǒng)特征并結(jié)合本論文的低功耗設(shè)計要求，通過對各種結(jié)構(gòu)誤差放大器的分析來確定最終的拓?fù)浣Y(jié)構(gòu)。又由于 PMOS調(diào)整管結(jié)構(gòu)的 LDO線性穩(wěn)壓器，其漏失電壓正比于 PMOS管的導(dǎo)通電阻，因此調(diào)整管較大的寬長比也會降低漏失電壓從而提高電源的轉(zhuǎn)換效率。此時，為了維持輸出電壓不變，它就必須汲取更多的基極電流 Ib，這就 需要較大的啟動電流。為了使之能夠正常工作，漏失電壓應(yīng)大于兩個 PN結(jié)正向?qū)▔航蹬c PNP飽和壓降 之和，即： ( ) 2 1. 5dif ce beV V sat V V? ? ? (321) 圖 33(b)所示為 NPN結(jié)構(gòu)的調(diào)整管，由一個 NPN管和一個 PNP管組成。 LDO 子模塊的設(shè)計考慮 調(diào)整管的設(shè)計 考慮 目前市場上主要有雙極型和 MOS 型兩種 LDO 線性穩(wěn)壓器。 17 線性調(diào)整率的研究 假設(shè)調(diào)整管的導(dǎo)通電阻為 onR ，穩(wěn) 壓器輸出端除 onR 外的等效電阻為 zR ，由輸入電壓變化引起的輸出電壓變化為 outV? ，那么輸出電壓可以表示為： zout in outz onRV V VRR? ? ?? ()z in z s r e f m a m p o az o nR V R V V g g RRR? ? ? ?? 112zFin m a m p o a z r e f o u t z o a m a m pz o n F FRRV g g R R V V R R g gR R R R? ? ??? 1121zin m a m p o a z re fz o nFz o a m a m pFFR V g g R R VRRR R R g gRR???? ? (312) 由于 1z ma mpR g g ?? ，所以 (312)式可以寫成： 1 2 1 211()inF F F Fo u t r e fF m a m p o a z o n FVR R R RVVR g g R R R R??? ? ?? (313) (313)式中等號右邊第一項是由輸入電壓變化引起的輸出電壓關(guān)系式，第二項是輸出電壓與基準(zhǔn)電壓的關(guān)系式。 從上面的分析可以得出結(jié)論：在 LDO線性穩(wěn)壓器中，主要由系統(tǒng)的閉環(huán)帶寬、輸出電容和負(fù)載電流這幾個因素決定負(fù)載電流階躍引起輸出電壓變化的幅度和響應(yīng)時間。 2V? 直觀地在負(fù)載瞬態(tài)響應(yīng)中反映 了 系統(tǒng)的負(fù)載調(diào)整能力。當(dāng)輸出動態(tài)負(fù)載階躍變化時穩(wěn)壓器輸出脈沖值應(yīng)該是在穩(wěn)壓器閉合環(huán)路響應(yīng)之前輸出電流對電容的充電電壓值。 12 本章小結(jié) 本章首先簡要介紹了 LDO線 性穩(wěn)壓器的基本結(jié)構(gòu)與工作原理。 圖 24(a)所示電路是一種最常見的 AC/DC交流電源電壓經(jīng)變壓器變 為直流 電壓， 再經(jīng)過 LDO得到所需的輸出直流電壓。 LDO線性穩(wěn)壓器工作效率是隨著電池電壓的下降而逐漸升高的，實際電池的電壓、 LDO線性穩(wěn)壓器工作效率與電池工 作時間的關(guān)系如圖 23所示。 LDO 的基本性能指標(biāo) 輸出電壓與輸出精度 輸出電壓 Vout是 LDO線性 穩(wěn)壓 器的重要參數(shù)，也是電子設(shè)備設(shè)計者選用 LDO時首先應(yīng)考慮的參數(shù) 。 本文設(shè)計的 LDO屬于 NanoPower型，其較小的靜態(tài)電流非常適用于各種手持電子設(shè)備產(chǎn)品的應(yīng)用中。 第四章建立了 LDO線性穩(wěn)壓器的交流小信號模型，對系統(tǒng)電路的穩(wěn)定性進(jìn)行了深入的研究。這些芯片的性能絲毫不亞于國外同類產(chǎn)品，而價格則更適合于當(dāng)前國內(nèi)市場。從目前的發(fā)展趨勢看，電荷泵輸出電流越來越大，因而常被選作系統(tǒng)的主電源。近年來開發(fā)出的 LDO線性穩(wěn)壓器與傳統(tǒng)的線性穩(wěn)壓器相比，它的最大優(yōu)點(diǎn)是輸入輸出間的 漏失 電壓差很低，只有幾百毫伏，某些輸出小電流的 LDO線性穩(wěn)壓器其壓差僅幾十毫伏。 從應(yīng)用領(lǐng)域來看，國內(nèi)電源管理芯片市場主要分布在消費(fèi)電子、網(wǎng)絡(luò)通信、計算機(jī) 和 工業(yè)控制等領(lǐng)域 。但現(xiàn)在發(fā)現(xiàn)負(fù)載器件 的功率消耗也是一個充滿潛力可挖的管理課題。 LDO(lowdropout)線性穩(wěn)壓器作為較早應(yīng)用于電子設(shè)備中的一種電源管理電路，以其電路結(jié)構(gòu)簡單、占用芯片面積小、高紋波抑制比、低噪聲等優(yōu)點(diǎn)，牢固地占據(jù)著電源管理 IC市場的一席之地。隨后從低功耗設(shè)計的角度出發(fā)，對各子模塊結(jié)構(gòu)進(jìn)行優(yōu)化，從而 確立最終的系統(tǒng)架構(gòu)。 為適應(yīng)電源市場發(fā)展的需要 ，結(jié)合 LDO系統(tǒng)自身特點(diǎn)，設(shè)計了一款低功耗、高穩(wěn)定性 LDO線性穩(wěn)壓器。 電路設(shè)計采用了 CSMC CMOS工藝模型，對 LDO穩(wěn)壓器在不同 的模型、輸入電壓、溫度組合下進(jìn)行 前仿 真 驗證。電源管理 IC供應(yīng)商目前主要利用先進(jìn)的半導(dǎo)體工藝，如美國國家半導(dǎo)體 (NS)采用其 “ 低電壓低功耗 CMOS工藝 ” ，來減小靜態(tài)電流，提高轉(zhuǎn)換效率。 與世界其它地 區(qū)相比，中國的電源管理芯片市場始終保持著快速的發(fā)展態(tài)勢。 直流電源變換器的比較 根據(jù)不同的工作原理可將便攜式穩(wěn) 壓電源 IC分成三類：線性穩(wěn)壓器、開關(guān)式電壓調(diào)整器及電荷泵式電壓調(diào)整器。隨 著芯片集成度的提高，許多新型 DCDC轉(zhuǎn)換器的外圍電路僅需電感和濾波電容，但這類電源控制器的輸出紋波和開關(guān)噪聲較大、成本相對較高。 與國外相比，國內(nèi) LDO線性穩(wěn)壓器的研究起步較晚。 第二章簡要介紹了 LDO穩(wěn)壓器的結(jié)構(gòu)、工作原理、基本性能指標(biāo)以及典型的應(yīng)用電路。 第七章是全文總結(jié)，簡單歸納了本文所做的主要工作。 7 圖 21為 PMOS型 LDO線性 穩(wěn)壓器的基本結(jié)構(gòu)圖。 漏失電壓與靜態(tài)電流 漏失電壓 Vdif定義為保證 LDO線性穩(wěn)壓器正常工作時對應(yīng)的輸入輸出電壓間的最小電壓差 [9~10]， 即： m in ,d if in o u t LD OV V V?? 正 常 工 作 (25) 它是反映調(diào)整管調(diào)節(jié)輸出電壓能力的一個重要參數(shù)。與負(fù)載調(diào)整率一樣，該指標(biāo)也是越小越好。在開關(guān)性穩(wěn)壓器輸出端接入 LDO線性穩(wěn)壓器，如圖 24(c)所示，就可以實現(xiàn)有源濾波，而且也可大大提高輸出電壓的穩(wěn)壓精度，同時電源系統(tǒng)的效率也不會明顯下降。 LDO線性穩(wěn)壓器通常會給低壓數(shù)字電路供電，數(shù)字電路經(jīng)常存在各種工作模式之間的開關(guān)轉(zhuǎn)換， 這樣當(dāng)其發(fā)生階躍變化時， LDO的輸出電壓變化范圍一定要在 標(biāo)稱 范圍內(nèi)，才能保證電路 的 正常工作 。 當(dāng) Isr足夠大時，響應(yīng)時間主要由系統(tǒng)閉環(huán)帶寬決定。此時，輸出電壓的調(diào)整將主要取決于 LDO系統(tǒng)的輸出電容參數(shù)，即： 43 esrV V V? ? ? ?? (36) ? ? 14 4 4o u t b Fo u t bp u ll d o w n r e fC C RCCt V VIV???? ? ? ? ? (37) 其中 ， pull downI ? 為 LDO分壓網(wǎng)絡(luò)流過的小電流 ， 1FR 是 反饋比例電阻網(wǎng)絡(luò)的電阻 之一。 所以系統(tǒng)的低功耗設(shè)計和負(fù)載瞬態(tài)響應(yīng)是矛盾的，在設(shè)計 LDO穩(wěn)壓器時要折衷考慮這兩者的關(guān)系。 圖 32是對 PMOS型 LDO做 PSRR分析時的簡化交流小信號 模型 [19]，可以推出 LDO的電源抑制比為： 2 12 21()( ) ( ) ( )g s p g d p m p g d p m pouti n o u t g s p g d p m p g d p g s p o u t m p m as C C s g C g GVsP S R R V s s C C C s g C G C G C g g++== + + + + + (315) gsCgdoaR ()inVsoutVor outCm a fbgV1()Vs1 ()mpg V sloadR 圖 32 PMOS 型 LDO 的 PRSS 分析簡化交流小信號模型 由 (315)式可知， LDO的 PSRR直流增益、零極點(diǎn)分別為： 1001ma OTAGPSRR gA??? (316) 112mpP S R R O T A