【正文】 致謝人： 2021年 6月 21日 陜西理工學院畢業(yè)設計 第 28頁 共 50頁 參考文獻 [1]陳澤宗 .單片 精密函數(shù)發(fā)生器應用 [J].電子技術(shù)報， 1997， 20(7)， 3～ 4. [2]解月珍 .信號產(chǎn)生電路 [M].北京 :電子工業(yè)出版社 ,1994， 11～ 13. [3]謝自美 .電子線路設計 .實驗 .測試（第三版） [M].武漢：華中科技大學出版社 ， 2021 年 7 月 [5]童詩白 .模擬電子技術(shù) [M]. 高等教育出版社 [6]姚行洲 .ICL8038 原理及應用 [J].北京廣播電視大學學報 1999(1). [7]劉陽 .精密波形發(fā)生器 ICL8038[J]. 國外電子元器件， 1995(11)， 11— 14. [8]陳立定 由 ICL8038 制作的多波形信號發(fā)生器 [J]. 國外電子元器件， 1999(3)， 37— 38. [9]劉愛元，盧建華 . 一種基于 ICL8038芯片的模擬信號源 [J].半導體技術(shù)， 2021(4). [10]張厥盛，曹麗娜．鎖相與頻率合成技術(shù) [M]．西安：電子科技大學出版社， 1995． [11]張有正、陳尚勤、周正中 .頻率合成器 [M].北京：人民郵電出版社， . [12]王德凡，蘭海峰，劉佑華，等 .MOTOROLA 大規(guī)模集成電路鎖相環(huán)頻率合成器器件 [J]. 半導體技術(shù)， 1987（ 3） . [13]PLL Performance， Simulation and Design 3rd Edition Dean,. [14]Egan,Willam F.， Frequency Synthesis by Phase Lock John Wileyamp。 設計不足之處是 輸出波形幅度不能改變，有待進一步提高。 （ 3)運用鍵盤輸入設定頻率，按確定鍵。 （ 3)運用鍵盤輸入設定頻率，按確定鍵。 (3) 信號發(fā)生器是否能產(chǎn)生我們所需要的波形。當系統(tǒng)上電自檢、初始化后，進入信號輸出的循環(huán)， 并自動查詢面板按鍵的狀態(tài)，以檢測用戶可能輸入的指令，確定程序?qū)⒁獔?zhí)行的功能。 程序是用 C語言編寫，軟件通過 Keil3編譯，通過專用下載器下載到單片機中。 (5)程序的開發(fā)和調(diào)試時間大大縮短。在 按下執(zhí)行鍵后， AT89C52 計算出所需信號的數(shù)據(jù)或控制命令，將其傳送到 AD9933，輸出最終信號。 系統(tǒng)整體程序 DDS 模塊編程實現(xiàn)正弦波的輸出，在產(chǎn)生正弦波的基礎(chǔ)上外接比較電路產(chǎn)生方波 再通過積分電路實現(xiàn)三角波的輸出。 軟件流程設計 函數(shù)信號程序設計是先有單片機 AT89C52 進行控制操作 ，先進行初始化，然后設定頻率，判斷鍵盤是否按下，按下的是多大的頻率，需要的是什么波形，然后把設定好的參數(shù)寫到 AD9833 芯片中。 a AD9833 的引腳功能 AD9833 引腳排列如圖 所示 。 基于 DDS 的函數(shù)信號發(fā)生器的系統(tǒng)原理圖如圖 所示。 AD9833 的內(nèi)部電路主要有數(shù)控振蕩器（ NCO）、頻率和相位調(diào)節(jié)器、 Sine ROM、數(shù)模轉(zhuǎn)換器（ DAC）、電壓調(diào)整器 AD933 的核心是 28 位的相位累加器，它由加法器和相位寄存器組成，每來 1 個時鐘，相位寄存器以步長增加，相位寄存器的輸出與相位控制字相加后輸入到正弦查詢表地址中。波形發(fā)生器廣泛應用于各種測量、激勵和時域響應領(lǐng)域， AD9833 無需外接 元件，輸出頻率和相位都可通過軟件編程，易于調(diào)節(jié)，頻率寄存器是 28 位的，主頻時鐘為 25MHz 時，精度為 ，主頻時鐘為 1MHz 時，精度可以達到 。在這個定時模式 2 下定時器 1 溢出速率的計算公式如下： 溢出速率＝（計數(shù)速率） /(256－ TH1) 上式中的 ―計數(shù)速率 ‖與所使用的晶體振蕩器頻率有關(guān)，在 51 芯片中定時器啟動后會在每一個機器周期使定時寄存器 TH 的值增加一，一個機器周期等于十二個振蕩周期，所以可以得知 51 芯片的計數(shù)速率為晶體振蕩器頻率的 1/12，一個 12M 的晶振用在 51 芯片上，那么 51 的計數(shù)速率就為 1M。10＝ 960 字節(jié)。但在模 式 1 中，SM2=1 時，當未收到有效的停止位，則不會對 RI 置位。在模式 0，發(fā)送完第 8 位數(shù)據(jù)時，由硬件置位。大家也可以用上面的實際源碼加入 REM=0 來進行實驗。 SM0 SM1 模式 功能 波特率 0 0 0 同步移位寄存器 fosc/12 0 1 1 8 位 UART 可變 1 0 2 9 位 UART fosc/32 或 fosc/64 1 1 3 9 位 UART 可變 在這里只說明最常用的模式 1，其它的模式也就一一略過，有興趣的朋友可以找相關(guān)的硬件資料查看。當然你也可以用其它的名稱。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個硬件復位為止。石晶振蕩和陶瓷振蕩均可采用。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。因此它可用作對外部輸出的脈沖或用于定時目的。當 P3 口寫入 ―1‖后，它們被內(nèi)部上拉為高電平，并用作輸入。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。片內(nèi)振蕩器和時鐘電路 管腳說明： VCC：供電電壓。全靜態(tài)工作： 0Hz24MHz 該器件采用 ATMEL 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標準的 MCS51 指令集和輸出管腳相兼容。 GND VDD NC 單片機 AT89C52 P0 P7 GND VCC VSS VDD VO RS RW EN HS1286415C D0 D7 PSB RST 陜西理工學院畢業(yè)設計 第 7頁 共 50頁 K 1 0 K 1 1K4 K5 K 1 2 K 1 3K6 K7 K 1 4 K 1 5K8 K9 K 1 6 K 1 7K2 K3P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7123J5C O N 3鍵盤 圖 基于 4*4 矩陣鍵盤電路 該器件符合 TIA/EIA232F 標準，每一個接收器將 TIA/EIA232F 電平轉(zhuǎn)換成 5V TTL/CMOS電平。 基于 12864液晶電路如圖 。 對于方案三，采用直接數(shù)字合成（ Direct Digital Frequency Synthesizer,簡稱 DDS 或 DDFS） 。 方案三：基于 DDS的函數(shù)信號發(fā)生器的設計 基于 DDS的信號發(fā)生器設計的 原理框圖如圖 所示。由于 DDS的自身特點，還可以很容易的產(chǎn) 生一些數(shù)字調(diào)制信號，如 FsK PSK等，一些高端的信號發(fā)生器甚至可以產(chǎn)生通信信號。其中以 AD公司的產(chǎn)品比較有代表性。比較新的 DDS芯片中普遍都采用了 14bit的 D／ A轉(zhuǎn)換器。在通信、雷達和導航等設備中，頻率合成器既是發(fā)射機的激勵信號源，又是接收機的本地振蕩器。將輸出的正弦波經(jīng)比較器電路來實現(xiàn)方波的輸出，經(jīng)實驗發(fā)現(xiàn)輸出的方波能達到 100KHZ以上且輸出的波形失真率小，波形純真。 陜西理工學院畢業(yè)設計 第 1頁 共 50頁 引言 直接數(shù)字頻率合成技術(shù) (direct digital synthesizer， DDS)是在 20世紀 7O年代提出的，利用數(shù)字可控振蕩器技術(shù)，直接以數(shù)字信號控制產(chǎn)生高精度頻率信號，頻率分辨率可達 ，與傳統(tǒng)的直接頻率合成 (Ds)、鎖相環(huán)間接頻率合成（ PLL ）， FNPLL合成和 PSG單環(huán)路合成相比，具有頻率切換時間極短、頻率分辨率高、相位連續(xù)，相噪低，結(jié)構(gòu)簡單、體積小、成本低等優(yōu)勢。 任意信號發(fā)生器是信號源的一種，它具有信號源所有的特點。 在電子對抗設備中，它可以作為干擾信號發(fā)生器：在測試設備中，可作為標準信號源，因此頻率合成器被人們稱為許多電子系統(tǒng)的“心臟”。 國內(nèi)外學者在對 DDS輸出的頻譜做了大量的分析以后，總結(jié)出了誤差的頻域分布規(guī)律建立了誤差模型，在分析 DDS頻譜特性的基礎(chǔ)上又提出了一些降低雜散功率的方法 ，可以通過采樣的方法降低帶內(nèi)誤差功率，可以用隨機抖動法提高無雜散動態(tài)范圍 (在 D／ A轉(zhuǎn)換器的低位上加干擾打破 DDS輸出的周期性，從而把周期性的雜散分量打散使之均勻化 1。如 AD7008， AD9850， AD9851， AD9858， AD9953等，其系統(tǒng)時鐘頻率從 30MHz到 1GHz不等。同時輸出波形的頻率分辨率、頻率精度等指標也有很大的提高 . 雖然 DDS技術(shù)的應用日益廣泛，但是目前可以產(chǎn)生多種通信信號的儀器數(shù)量很少而且價格非常昂貴，在現(xiàn)代的通信對抗和無線電監(jiān)測研究中，人們多使用的是基于 DDS技術(shù)的任意波形發(fā)生器，使用前需將所需波形的數(shù)據(jù)輸入儀器，過程比較繁瑣，信號參數(shù)改變時需重新產(chǎn)生和輸入數(shù)據(jù)，操作也不很方便，使 DDS技術(shù)的使用受到了限制。 本系統(tǒng)主要由以下幾部分組成：單片機；鍵盤； AD9833 電路；比較電路；液晶顯示電路；以單片機 AT89C52 為核心，采用直接數(shù)字合成（ Direct Digital Frequency Synthesizer,簡稱 DDS 或DDFS） ，用隨機讀 /寫存儲器 RAM存儲所需波形的量化數(shù)據(jù)，按照不同頻率要求，以頻率控制字 K為 N f 控制字 DAC 累加寄存器 N 位全加器 波形存儲器 基準時鐘 LPF M M MAX 038 撥碼 開關(guān) RC 網(wǎng)絡 信號輸出 陜西理工學院畢業(yè)設計 第 4頁 共 50頁 圖 基于 DDS 的信號發(fā)生器設計的 原理框圖 步進對相位增量進行累加，以累加相位值作為地址碼讀取存在存儲器內(nèi)的波形數(shù)據(jù)，再濾波即可得所需波形。由于DDS 具有相對帶寬很寬，頻率轉(zhuǎn)換時間極短 (可小于 20 微妙 )，頻率分辨率高，全數(shù)字化結(jié)構(gòu)便于集成以及輸出相位連續(xù)，頻率、相位和幅度均可實現(xiàn)程控，因此，可以完全滿足本題目的要求。 圖 基于 12864 液 晶電路 函數(shù)信號發(fā)生器參數(shù)很多，采用 1602顯示數(shù)據(jù)量少，而且不易觀察，所以采用 1286415C型號液晶， HS1286415C是一款帶中文字庫的液晶顯示模塊，該模塊是 128*64點陣的漢字圖形型液晶模塊，可顯示漢字及圖形，內(nèi)置 8192個中文漢字、 128個字符及 64*256點陣顯示 RAM。每一個發(fā)送器將 TTL/CMOS 電平轉(zhuǎn)換成 TIA/EIA232F電平。由于將多功能 8 位 CPU 和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器， AT89C2051 是它的一種精簡版本。三級程序存儲器鎖定 陜西理工學院畢業(yè)設計 第 9頁 共 50頁 GND：接地。 P2 口 ： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL門電流，當 P2 口被寫 ―1‖時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。 /EA/VPP：當 /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。如采用外部時鐘源驅(qū)動器件， XTAL2 應不接。 串口通訊 單片機的結(jié)構(gòu)和特殊寄存器，這是你編寫軟件的關(guān)鍵。通常在標準的 或 等頭文件中已對其做了定義，只要用 include 引用就可以了。表 中的 fosc 代表振蕩器的頻率，也就是晶振的頻率。 TB8 發(fā)送數(shù)據(jù)位 8，在模式 2 和 3 是要發(fā)送的第 9 位。其它模式中則是在發(fā)送停