【正文】 s hardware structure and work the way carry on heavy Gou and make thus the design of hardware can like software design so convenient all these biggest changed a traditional numerical method, design process of the system design and design idea and promoted the EDA technical quick development. The EDA is an electronics design automation of abbreviation, design from the calculator assistance at the beginning of 9039。在我發(fā)給何老師的每一封有關(guān)設(shè)計(jì)的郵件中，他總是認(rèn)真地做好批閱，幫我糾正每一個(gè)細(xì)節(jié)。 數(shù)字化時(shí)代的到來(lái)給人們的生活水平帶來(lái)了極大的改變，我們有理由相信，隨著數(shù)字化的深入，交通燈控制器的功能將日趨完善。設(shè)計(jì)過(guò)程包括硬件電路設(shè)計(jì)和程序設(shè)計(jì)兩大步驟。 圖 顯示控制仿真 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 18 頁(yè) 共 38 頁(yè) (8)整體仿真結(jié)果： 如圖 ， 整個(gè)輸出都是以時(shí)鐘信號(hào)為基礎(chǔ)的，信號(hào)燈的亮滅順序符合設(shè)計(jì)的要求， DOUT1和 DOUT2為 甲 路譯碼后數(shù)碼管的數(shù)據(jù)顯示， DOUT3和 DOUT4為 乙 路譯碼后數(shù)碼管的數(shù)據(jù)顯示，圖中 DOUTA和 DOUTB 分別為 甲 路和 乙 路譯碼前的數(shù)據(jù)，結(jié)合信號(hào)燈的亮滅狀態(tài)很明顯看到 甲路左拐燈 (AL)為高電平時(shí) DOUTA 先清零然后顯示 10s倒計(jì)時(shí)， 甲 路黃燈（ AY）為高電平時(shí) DOUTA 先清零然后 5s倒計(jì)時(shí)，到 甲 路紅燈倒計(jì)時(shí)到 0時(shí)， 甲 路也同時(shí)倒計(jì)時(shí)到 0，然后 乙 路信號(hào)燈按順序亮滅，符合設(shè)計(jì)要求。 圖 交通控制模塊仿真圖 （ 2） 45s定時(shí)單元仿真結(jié)果： 圖 45s定時(shí)單元 仿真時(shí)序 ，在整個(gè)電路中控制綠 燈的亮滅， 甲 路的 45s使能信號(hào) en45a為高電平，輸出根據(jù)時(shí)鐘信號(hào)計(jì)時(shí)，開(kāi)始先清零，然后從 45s 開(kāi)始倒計(jì)時(shí)輸出到顯示電路，表示甲路綠燈 45s倒計(jì)時(shí)。數(shù)碼管顯示 2 when 0011=dout7=1001111。使能信號(hào)的控制 else t3b=000。 begin process(clk, en5a,en5b) is begin if(clk39。139。 輸出 8位二進(jìn)制數(shù) end entity t10s。139。 60s定時(shí)單元的 主要程序段如下： entity t60s is port (clk,en60a,en60b:in std_logic。139。139。clr:=39。139。039。 圖 頂層電路圖 交通燈 主 制模塊 主要控制部分分別列出四種顏色燈的亮滅狀態(tài)，分為六種狀態(tài) A、 B、 C、 D、 E、 F，每種狀態(tài)的持續(xù)時(shí)間也即是對(duì)應(yīng)控制每一路的四種燈亮的時(shí)間。在試驗(yàn)過(guò)程標(biāo)準(zhǔn)信號(hào) 各定時(shí)電路 顯示控制電路 譯碼顯示電路 信號(hào)燈控制電路 信號(hào)燈 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 10 頁(yè) 共 38 頁(yè) 中的四個(gè)數(shù)碼管，分兩個(gè)為一組，前一組表示甲路的倒計(jì)時(shí)時(shí)間，后一組表示乙路的倒計(jì)時(shí)時(shí)間。 方案二采用的以單片機(jī)為核心，電路整體簡(jiǎn)單，擴(kuò)展性良好，很大程度上降低了調(diào)試難度，但是不滿足本次課題基于 VHDL語(yǔ)言的要求，所以不采用。它的周期 T=(R1+R2)C， 其周期約為 1秒。 （ 3） CPLD 器件 的 特點(diǎn) 它具有編程靈活、集成度高、設(shè)計(jì)開(kāi)發(fā)周期短、適用范圍寬 、開(kāi)發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn) (一般在 10,000件以下 )之中。 ⑤ 硬件描述語(yǔ)言（ HDL） Max+plusⅡ 軟件支持各種 HDL 設(shè)計(jì)輸入選項(xiàng)，包括 VHDL、 Verilog HDL 和 Altera 自己的硬件描述語(yǔ)言 AHDL。 ⑤ VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必 知道 最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 ⑤ 很強(qiáng)的移植能力 VHDL 是一種標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，同 一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。 ② 支持廣泛、易于修改 由于 VHDL 已經(jīng)成為 IEEE 標(biāo)準(zhǔn)所規(guī)范的硬件描述語(yǔ)言，目前大多數(shù) EDA 工具幾乎都支持VHDL，這為 VHDL 的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式 、描述風(fēng)格以及語(yǔ)法是十分類似于一般的 計(jì)算機(jī)高級(jí)語(yǔ)言 。用 HDL 進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個(gè)很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn)，而不需要對(duì)不影響功能的與工藝有關(guān)的因素花費(fèi)過(guò)多的時(shí)間和精力。設(shè)計(jì)者的工作僅限于利用軟件的方式來(lái)完成對(duì)系統(tǒng)硬件功能的描述，在 EDA 工具的幫助下和應(yīng)用相應(yīng)的 FPGA/CPLD 器件，就可以得到最后的設(shè)計(jì)結(jié)果。 嚴(yán)重的 擁堵 現(xiàn)象 ， 逐漸惡化的 城市環(huán)境 ，都給廣大市民帶來(lái)了許多困擾 。人們對(duì)交通系統(tǒng)的規(guī)模復(fù)雜性和開(kāi)放性特征有了更深一層的認(rèn)識(shí)，并開(kāi)始意識(shí)到單獨(dú)考慮車輛或道路方面很難從根本上解決交通擁擠現(xiàn)象，只有把路口交通流運(yùn)行與信號(hào)控制的藕合作用綜合考慮，且賦以現(xiàn)代的各種高新技術(shù)方可徹 底消除有關(guān)問(wèn)題。 伴隨著城市交通信號(hào)控制系統(tǒng)的迅速發(fā)展。 20世紀(jì) 30年代初，美國(guó)最早開(kāi)始用車輛感應(yīng)式信號(hào)控制器，之后是英國(guó)，當(dāng)時(shí)使用的車輛檢測(cè)器是氣動(dòng)橡皮管檢測(cè)器。世界上第一臺(tái)交通自動(dòng)信號(hào)燈的誕生，拉開(kāi)了城市交通控制的序幕， 1868年，英國(guó)工程師納伊特在倫敦威斯特敏斯特街口安裝了一臺(tái)紅綠兩色的煤氣照明燈，用來(lái)控制交叉路口馬車的通行，但一次煤氣爆炸事故致使這種交通信號(hào)燈幾乎銷聲匿跡了近半個(gè)世紀(jì) 。 以前普通的交通控制器能根據(jù)事先給定的時(shí)間進(jìn)行通道的通禁控制， 以達(dá)到自動(dòng)控制的目的，但 由于如今車輛的迅速增多，給城市交通增加了嚴(yán)重的負(fù)擔(dān)，而交通燈在其中正扮演著越來(lái)越重要的角色。 [關(guān)鍵詞 ]交通信號(hào)燈 。 系統(tǒng)硬件描述語(yǔ)言 。因此，要求尋找一種可以隨時(shí)針對(duì)通道上車輛的密集程度來(lái)控制和調(diào)節(jié) 主支干 道的通禁時(shí)間， 從而減少不合理的堵車現(xiàn)象的發(fā)生。 1914年及稍晚一些時(shí)候，美國(guó)的克利夫蘭、紐約和芝加哥才重新出現(xiàn)了交通信號(hào)燈，它們采用電力驅(qū)動(dòng)，與現(xiàn)在意義上的信號(hào)燈已經(jīng)相差無(wú)幾。車輛感應(yīng)控制器的特點(diǎn)是它能根據(jù)檢測(cè)器測(cè)量的交通流量來(lái)調(diào)整綠燈時(shí)間的長(zhǎng)短，使綠燈時(shí) 間更有效地被利用，減少車輛在交叉口的時(shí)間延誤，比定時(shí)控制方式有更大的靈活性。人們認(rèn)識(shí)到，要更好地提高城市管理水平，不僅僅依靠硬件設(shè)備的更新和改進(jìn)，還必須同時(shí)在控制邏輯和方法上有所突破，即城市交通的區(qū)域協(xié)調(diào)控制。于是，智能交通系統(tǒng) (ITS)應(yīng)運(yùn)而生，并得到迅猛發(fā)展。 可想而知，一個(gè)沒(méi)有交通燈的社會(huì)將是何種樣子，那必將是交通秩序混亂，人們的出行安全沒(méi)有了任何保障，社會(huì)秩序也必將混亂不堪。盡管目標(biāo)系統(tǒng)是硬件，但整個(gè)設(shè)計(jì)和修改過(guò)程如同完成軟件 設(shè)計(jì)一樣方便和高效。 EDA技術(shù)與傳統(tǒng)電子設(shè)計(jì)方法的比較 與傳統(tǒng)的電子設(shè)計(jì)方法相比， EDA 技術(shù)對(duì)于復(fù)雜電路的設(shè)計(jì)和調(diào)試都比較簡(jiǎn)單，如果某一過(guò)程存在錯(cuò)誤，查找和修改起來(lái)比較方便，而且 EDA技術(shù)的可移植性很強(qiáng)。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分 ， 及端口）和內(nèi)部（或稱不可視部分） 設(shè)計(jì) [9]。在硬件電路設(shè)計(jì)過(guò)程中，主要的設(shè)計(jì)文件是用 VHDL 編寫的源代碼，因?yàn)?VHDL 易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。 ⑥ 易于共享和復(fù)用 VHDL 采用基于庫(kù)（ Library）的設(shè)計(jì)方法，可以建立各種可再次利用的模塊。 MAX+PLUSⅡ (1) 軟件簡(jiǎn)介 Max+plusⅡ 是 Altera 公司 提供的 FPGA/CPLD 開(kāi)發(fā)集成環(huán)境， Altera 是世界上最大 可編程邏輯器件 的供應(yīng)商之一 。 CPLD （ 1） CPLD 簡(jiǎn)介 CPLD 主要是由可編程邏輯 宏單元 (MC， Macro Cell)圍繞中心的可編程互連 矩陣 單元組成。幾乎所有應(yīng)用中小規(guī)模通用 數(shù)字集成電路 的場(chǎng)合均可應(yīng)用 CPLD 器件。 主控制器是系 統(tǒng)的主要部分，由它控制其他電路之間的協(xié)調(diào)工作。 方案三以 CPLD 器件為核心，以 VHDL 語(yǔ)言為基礎(chǔ)，編程具有很大的靈活性，而且這種語(yǔ)言也易于掌握和理解，調(diào)試和修改都比較容易，滿足課題的要求，所以最終選擇方案三。 交通燈工作示意圖 十字路口的東西方向和南北方向分別安裝紅、綠、黃 、藍(lán) 交通信號(hào)燈，設(shè)置示意圖如圖 示。 如圖 交通燈控制模塊生成的器件 ， CLK 是輸入標(biāo)準(zhǔn)時(shí)鐘信號(hào)， AR、 AY、 AG、 AL為 輸出信號(hào) 控制甲 車道的四盞指示燈， BR、 BY、 BG、 BL為 輸出信號(hào) 控制乙 車道的四盞指示燈 ，部分 程序如下： entity jtdkz is port(clk:in std_logic。ay=39。by=39。039。 定時(shí) 單元以及顯示控制、譯碼電路 （ 1） 45s 定時(shí)單元控制兩路綠燈的顯示時(shí)間，從 DOUT45端口輸出到顯示控制模塊的 AIN45 端口， 45s 定時(shí)單元模塊生成器件如圖 所示 ， EN45A、 EN45B分別甲路和乙路綠燈的使能信號(hào)控制應(yīng)該哪一路的綠燈亮 。) then if en45a=39。 輸入的標(biāo)準(zhǔn)時(shí)鐘和使能信號(hào) dout60:out std_logic_vector(7 downto 0))。or en60b=39。 architecture art of t10s is signal t4b:std_logic_vector(3 downto 0)。 then t4b=t4b+1。event and clk=39。 （ 5）譯碼顯示 顯示譯碼電路 生成器件 如圖 ，將用于顯示 BCD 碼數(shù)據(jù)進(jìn)行譯碼， 將顯示控制輸出的四位二進(jìn)制數(shù)送入譯碼器后顯示到 共陰 數(shù)碼管上。數(shù)碼管顯示 3 when 0100=dout7=1100110。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 16 頁(yè) 共 38 頁(yè) 圖 45s 定時(shí)單元模塊 仿真圖 （ 3） 10s定 時(shí)單元仿真結(jié)果： 圖 所示 10s 定時(shí)單元 的仿真時(shí)序 ，在整個(gè)電路中控制黃燈的亮滅， 乙 路的 10s 使能信號(hào)en10b 為高電平，輸出根據(jù)時(shí)鐘信號(hào)計(jì)時(shí)，開(kāi)始先清零，然后從 10s 開(kāi)始倒計(jì)時(shí)輸出到顯示電路，表示乙路左拐進(jìn)行 10s倒計(jì)時(shí)。 圖 45s 整體 仿真圖 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 19 頁(yè) 共 38 頁(yè) 5 硬件 驗(yàn)證 首先選擇 器件 EPM7128SLC8415，使用 ByteBlaste 下載電纜把 項(xiàng)目以在線配置的方式下載到實(shí)驗(yàn) 箱 的 EPM7128SLC8415器件中 ， 整個(gè)電路的標(biāo)準(zhǔn) 1s信號(hào)有實(shí)驗(yàn)箱上信號(hào)源提供，信號(hào)燈輸出部分AY、 AL、 AR、 AG、 BY、 BL、 BR、 BG分別接到八個(gè)發(fā)光二極管上，從而可以顯示甲乙車道的紅綠燈亮滅的狀態(tài)。分別用紅、黃、綠、藍(lán)等的不同組合來(lái)指揮兩個(gè)方向的通車與禁行，用數(shù)碼管作為倒計(jì)時(shí)指示，實(shí)時(shí)的控制當(dāng)前交通燈時(shí)間使 LED 顯示器進(jìn)行倒計(jì)時(shí)工作并與狀態(tài)燈保持同步，在保持交通安全的同時(shí)最大限度的提高交通順暢交替運(yùn)行。而且， VHDL語(yǔ)言對(duì) EDA技術(shù)產(chǎn)生的影響也是深遠(yuǎn)的，他縮短了電子產(chǎn)品的設(shè)計(jì)周期，為設(shè)計(jì)者提供了方便 。這對(duì)我接下來(lái)能夠順利地完成設(shè)計(jì)工作起到了良好的鋪墊作用。s in 20 centuries, calculator assistance manufacturing, calculator assistance test and calculator lend support to the concept of engineering a development since EDA technique is to take calculator as tool, design at EDA software terrace up, use the hardware description language HDL pletion a design a document, then is of oneself pleted logic to edit and translate, turn Chien, partitioned by the calculator, prehensive, excellent turn, set up, cloth line with imitate really, until for particular target chip of proper go