基于fpga的電機(jī)測速顯示設(shè)計(jì)-免費(fèi)閱讀
【正文】 靳教授以其淵博的知識(shí)、嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度、開拓進(jìn)取的精神和高度的責(zé)任心給我留下了深深的印象。 u14:ymq port map(s11,y3)。 u6:t10 port map(s16,s15,s3=sm,s4,s7)。 end ponent c8。 c6: ponent ymq is port( ain4:in std_logic_vector(0 to 3)。 c4: ponent t10 is port(clr,ena,sm:in std_logic。 clkout:out std_logic)。 use 。 then if A=011 then A=000。 use 。 end if。event and clk=39。 entity div_17 is port(clk,ena,clr:in std_logic。 end process。3 when0100=temp=1100110。 entity ymq is port( ain4:in std_logic_vector(0 to 3)。 LED與寄存器相連，運(yùn)用動(dòng)態(tài)掃描，從高位依次向低位閃爍。 architecture art of shortage4 is signal temp: std_logic_vector(0 to 7)。 四位寄存器 生成的器件如圖所示 library ieee。 end process c1。139。 carryout:out std_logic。 end if。139。139。 architecture art of control is signal q:integer range 0 to 1。 end architecture。 elsif clk39。 signal q:std_logic。 library ieee。139。 architecture art of count is signal q:std_logic_vector(21 downto 0)。其中 FPGA控制模塊是本系統(tǒng)的核心。在這種狀況下，以硬件描述語 (Hardware Description Language)和邏輯綜合為基礎(chǔ)的 自頂向下的電子設(shè)計(jì)方法得到迅速發(fā)展。 VHDL。 關(guān) 鍵詞： FPGA。目前，頻率測量的電路系統(tǒng)很多，這里介紹一種數(shù)字電路測頻：基于 FPGA 的電機(jī)的 轉(zhuǎn)速 測量計(jì)。從系統(tǒng)總體框圖 來看 ， CP 電路帶有光電耦合器 ，F(xiàn)PGA 數(shù)字系統(tǒng)與輸入通道隔離，因而大大提高了系統(tǒng)硬件的抗干擾能力。已調(diào)試 entity count is port(reset,ena,clk:in std_logic。139。 clkout=q(21)。 clkin:out std_logic)。139。 end if。 entity control is port(reset,start,clk:in std_logic。不允許計(jì)數(shù) endmeasure=39。039。039。 use 。139。 end if。 xs=temp。接 endmeasure，當(dāng)為 1時(shí)允許輸出 D:in std_logic_vector(0 to 7)。 end process。 已調(diào)試 use 。0 when0001=temp=0000110。8 when1001=temp=1101111。 已調(diào)試 use 。139。 else Q=Q+1。 掃描電路 library ieee。 begin process(clk) begin if clk39。 WITH A SELECT Y= 00000001 WHEN 000,第四位亮 00000010 WHEN 001,第三位亮 00000100 WHEN 010,第二位亮 00001000 WHEN 011,第一位亮 ZZZZZZZZ WHEN OTHERs。 y5:out std_logic_vector( 0 to 7) )。 c3: ponent control is port(reset,start,clk:in std_logic。 D:in std_logic_vector(0 to 7)。 end ponent c7。 u3:control port map(reset,ena,s14=clk,s16,s15)。 u11: shortage4 port map(s16,s8,s12)。當(dāng)系統(tǒng)需要升級(jí)時(shí)，也不需要對(duì)硬件電路重新設(shè)計(jì)，只需通過修改中相應(yīng)模塊的配置文件，因此節(jié)約了控制器的升級(jí)成本。同時(shí)感謝對(duì)我的設(shè)計(jì)中幫助過我的所有老師和同學(xué)。 結(jié)論： 通過實(shí)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1