串并聯(lián)終端匹配優(yōu)缺點比較pcb匹配電阻-免費閱讀
【正文】 但對于并聯(lián)終端匹配來說，如果匹配電阻遠離接收端放置，接收端之前將有一段傳輸線得不到匹配，而且驅(qū)動端沒有串聯(lián)終端電阻不會吸收掉從接收端全反射回來的能量，因而信號將來回反射，使得接收端信號的質(zhì)量大大降低。因此可以得出結(jié)論，將終端匹配電阻放置在傳輸線之后幾乎不會影響其匹配效果。 自帶的簡易IBIS 模型：CMOS，F(xiàn)AST（）。2 并聯(lián)終端匹配和串聯(lián)終端匹配的優(yōu)缺點在高速數(shù)字設(shè)計中，電阻常被用來對傳輸線進行阻抗匹配，以消除傳輸線上的反射。1 引言隨著半導(dǎo)體工藝的快速發(fā)展，信號上升時間愈來愈短，導(dǎo)致信號完整性問題日益突出；另外，器件小型化趨勢也日益明顯，電路板的面積也越來越小，因此對PCB 板的布局要求也日益嚴格。本文將總結(jié)出串聯(lián)終端匹配方式的另一優(yōu)點即其匹配電阻在PCB 板中對位置的要求沒有簡單并聯(lián)終端匹配方式嚴格。表1 并聯(lián)終端匹配電阻位于接收端不同位置時測得的接收端信號最高電壓值 并聯(lián)終端匹配情況－匹配電阻位于接收端之后當然在具體的PCB 設(shè)計中，由于種種原因設(shè)計者也許無法將終端匹配電阻放置在接收端之前，那
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1