【正文】 北京：電子工業(yè)出版社，2000 10 陳明熒，8051單片機(jī)設(shè)計(jì)實(shí)訓(xùn)教材 清華大學(xué)出版社 2004年11 全國大學(xué)生電子設(shè)計(jì)競賽組委會(huì) 第四屆全國電子設(shè)計(jì)競賽獲獎(jiǎng)作品選編 北京理工大學(xué)出版社 2001年12 張友德， 趙志英 途時(shí)亮 單片微型機(jī)原理應(yīng)用與實(shí)驗(yàn) 復(fù)旦大學(xué)出版社 2004年13 歐偉明，基于MCU FPGA RTOS的電子系統(tǒng)設(shè)計(jì)方法與實(shí)例。讓FPGA實(shí)現(xiàn)數(shù)據(jù)的采集，即將待測信號(hào)的頻率f 、兩路輸入信號(hào)的相位差所對(duì)應(yīng)的時(shí)間差T?分別轉(zhuǎn)換為二進(jìn)制數(shù)據(jù)，供MCU讀取使用。除數(shù)的字節(jié)數(shù) DEVPP。重新復(fù)位啟動(dòng) END ********************************************************** PROC DISP ；顯示子程序DISP： PUSH ACC PUSH PSW PUSH DPH PUSH DPL MOV A,76H CJNE A, MOV 76H,17 MOV A,75H CJNE A, MOV 75H,17 MOV A,74H CJNE A, MOV 74H,17 MOV A,73H CJNE A, MOV 73H,17 MOV A,72H CJNE A, MOV 72H,17 MOV A,71H CJNE A, MOV 71H,0 MOV A,70H CJNE A, MOV 70H,317NOPB: MOV A,7EH CJNE A, MOV 7EH,17 MOV A,7DH CJNE A, MOV 7CH17 MOV A,7CH CJNE A, MOV 7CH,17 MOV A,7BH CJNE A, MOV 7BH,17NOPB1: MOV R1,78H ；起始顯示地址為 JNB ,DISXW JMP DISPP INC R1 DJNZ R2,DISP1 POP DPL POP DPH POP PSW POP ACC RETNOP 。(4D,4E,4FH)*(5D,5E,5FH)=(5A5FH)X3600: MOV 4DH,DATA33 MOV 4EH,DATA2H MOV 4FH,DATA2L MOV 5DH,00H MOV 5EH,0EH MOV 5FH,1EH RET NOP 。 19位周期T的數(shù)據(jù)存放內(nèi)存單元DATAL EQU 41HDATA2L EQU 42H ；時(shí)間差DATA2H EQU 43H ；19位相位差對(duì)應(yīng)的時(shí)間差的數(shù)據(jù)存放內(nèi)存單元DATA3 EQU 44HDATA33 EQU 45HAD0 EQU 30HAD1 EQU 31HAD2 EQU 32HAD3 EQU 33HAD4 EQU 34HAD5 EQU 35HAD6 EQU 36HADA EQU 4FHADB EQU 5FHADC EQU 4DHADE EQU 5DHDSEL BIT FEN BIT KEY1 BIT KEY2 BIT ALA BIT DISPIT BIT *********************************************************************主程序： ORG 00H LJMP 100H ORG 100HMIAN: MOV 2FH,301HMIAN1: NOP LCALL DUSHUJU 。=data=datab。End block sjsc。039。 thenDa=da+1。End if。Process (clka,cla) isBeginIf clka=39。 Ena=cla Loada=not cla。 仿真觀測輸出用End process。Begin信號(hào)分頻模塊Fpq:block is Begin Process(clk) is Variable temp:integer range 0 to 4。Archiecture art of szxwy isSignal clkf:std_logic。databc:out std_logic_vector(18 downto 0)。在系統(tǒng)的顯示軟件模塊中，74LS164的連接方式是：74LS164的輸出Q0～Q7分別接LED數(shù)碼管的dp、g、f、e、d、c、b、a，并且Q7連接下一個(gè)74LS164的A、B端，時(shí)鐘CLK連接單片機(jī)的TXD端，第一片芯片的AB端連接單片機(jī)的RXD端，74LS164芯片的主控復(fù)位端接高電平VCC。為了實(shí)現(xiàn)這一功能，設(shè)計(jì)了3個(gè)19bit的數(shù)據(jù)寄存器分別存放dataa、datab、data。單片機(jī)通過串口UART將待顯示信息(頻率和相位差)送給LED顯示模塊完成顯示。一般采用過零電壓比較器或斯密特觸發(fā)器。由此采用了MCU與FPCA相結(jié)合的方案。對(duì)于被測信號(hào)頻率f = 20 Hz而言，計(jì)數(shù)器的計(jì)數(shù)值N，對(duì)應(yīng)取最大值，因?yàn)閒 = 20 Hz時(shí)，周期T = 50 ms，在50ms內(nèi)對(duì)Т。:50181。2. 1 以MCU為核心的實(shí)現(xiàn)方案 測量工作原理兩路待測信號(hào)經(jīng)整形后變成了矩形波信號(hào)I、V，且可以認(rèn)為I和V是同頻率的不同相位的波形MCUINTi待測電路1 I顯示鑒相器整形電路鍵盤整形電路待測電路2 V 圖21以MCU為核心的相位測量儀原理框圖以上所討論的單片機(jī)系統(tǒng)可以實(shí)現(xiàn)對(duì)頻率的測量和對(duì)相位差的測量功能。分辨率為0. 1186。低頻數(shù)字式相位測試儀在工業(yè)領(lǐng)域中是經(jīng)常用到的一般測量工具，比如在電力系統(tǒng)中電網(wǎng)并網(wǎng)合閘時(shí)，要求兩電網(wǎng)的電信號(hào)相同，這就要求精確的測量兩工頻信號(hào)之間的相位差。關(guān)鍵詞: 單片機(jī)； 設(shè)計(jì)方案； 相位測量儀東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計(jì)（論文） 目錄 Abstract The bination of MCU and FPGA is adopted in the design. The system exerts FPGA’、characteristics of high operating speed,rich resource and convenient programming. The powerful operation and control I39。uncLions oI39。還有測量兩列同頻信號(hào)的相位差在研究網(wǎng)絡(luò)、系統(tǒng)的頻率特性中具有重要意義。本設(shè)計(jì)采用AT89C51單片機(jī)和FPGA為核心，利用單片機(jī)進(jìn)行數(shù)據(jù)處理并顯示結(jié)果,軟件采用VHDL和匯編語言實(shí)現(xiàn),構(gòu)成低頻信號(hào)頻率相位測量儀。但是，該系統(tǒng)不一定能滿足設(shè)計(jì)課題要求的技術(shù)指標(biāo)，經(jīng)分析計(jì)算得知，以MCU為核心的測量儀，當(dāng)單片機(jī)的外接晶振為12 MHz時(shí)，計(jì)數(shù)器/定時(shí)器的計(jì)數(shù)誤差為正負(fù)一個(gè)機(jī)器周期，即士1 181。s則有 Т? = 0. 278 181。計(jì)數(shù)，計(jì)數(shù)值為：N1=50 ms /=500 000然而 218=262 144。 MCU要完成的任務(wù)有3個(gè)方面：一是從FPGA中獲得19位的二進(jìn)制數(shù)據(jù)，并控制FPGA的工作；二是對(duì)所獲得的數(shù)據(jù)進(jìn)行處理(完全有軟件實(shí)現(xiàn))；三是將經(jīng)過處理后的數(shù)據(jù)送給LED數(shù)碼管顯示。 FPGA電路部分FPGA配置存儲(chǔ)器選用EPC1441。東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)軟件設(shè)計(jì) 4 系統(tǒng)軟件設(shè)計(jì) 軟件設(shè)計(jì)要完成的任務(wù)整機(jī)電路原理圖中看出，在整個(gè)軟件設(shè)計(jì)的過程中，可以把它分為二大部分：（一）FPGA部分的設(shè)計(jì)（二）MCU部分的設(shè)計(jì) FPGA部分的軟件設(shè)計(jì) FPGA要完成的任務(wù)：由硬件部分?jǐn)⑹隹芍谙到y(tǒng)中，F(xiàn)PGA對(duì)整形后的兩路待測信號(hào)(clka、clkb)進(jìn)行數(shù)據(jù)采集。利用D觸發(fā)器的特點(diǎn)實(shí)現(xiàn)clka也clkb的信號(hào)超前/滯后檢測。 單片機(jī)控制顯示程序流程圖 從FPGA讀取信息后，將信號(hào)送到輸出端顯示出來，即單片機(jī)通過顯示子程序?qū)⑿畔⑺偷斤@示電路顯示出來，顯示程序流程圖如圖所示：顯示開始 =0？顯示頻率，賦頻率的初始地址顯示相位差，賦相位初始地址 顯示處理 查表顯示指針減1—0？退出顯示Y N Y N 圖46顯示程序流程圖 鍵盤子程序流程圖為了由6位LED數(shù)碼管能分別顯示頻率或相位差，并能由人選擇控制，設(shè)計(jì)一個(gè)案件開關(guān)來完成切換，鍵盤子程序流程圖如圖所示入口有鍵按下（=0）？N 東華理工大學(xué)長江學(xué)院畢業(yè)設(shè)計(jì)（論文） 軟