第六章輸入輸出接口-免費(fèi)閱讀
【正文】 AL=CL=1101,1111 0 1 1 1 1 1INC DI MOV AL,[DI] 。 AL=76H “H” 并行輸 出端口 ( 帶鎖存 功能 ) 并行輸 出端口 （帶鎖 存功能） D 0 ~D 7 D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 D 5 D 4 D 3 D 2 D 1 D 0 位 0 位 1 位 2 位 3 位 4 位 5 D 0 ~D 7 段選 位選 圖 6 個(gè)數(shù)碼管的顯示接口電路 OUT SEGPORT,AL 。 A 15 A 12 A 7 A 2 amp。 I/O獨(dú)立編址（一） ? 指主存地址空間和 I/O端口地址空間相互獨(dú)立，分別編址 。（中斷控制芯片） ?CPU被動(dòng)而外設(shè)主動(dòng) 的 I/O操作方式，較大地提高了 CPU的工作效率，并使系統(tǒng)具有了實(shí)時(shí)處理功能 中斷控制方式 中斷請(qǐng)求觸發(fā)器 Q R D 數(shù)據(jù)緩沖 端口譯碼 端口譯碼 控制端口 中斷屏蔽觸發(fā)器 Q D +5V WR 外 設(shè) READY DB AB DB INTR INTA 中斷可被響應(yīng)的條件： 中斷請(qǐng)求觸發(fā)器置位；中斷屏蔽觸發(fā)器清零；CPU內(nèi)部開放中斷； CPU未處理更高級(jí)中斷；CPU現(xiàn)行指令執(zhí)行完； 中斷工作過程 ?外設(shè)需要 CPU服務(wù)時(shí) 外設(shè) → I/O接口 → 向 CPU發(fā)中斷請(qǐng)求 ， INTR=H(中斷請(qǐng)求有效 ) ?CPU執(zhí)行完當(dāng)前指令后 , (注 : 若 IF = 1) CPU → I/O接口 → 外設(shè)發(fā)中斷響應(yīng) ， /INTA = L ?CPU執(zhí)行中斷服務(wù)程序 , CPU←→I/O 接口 ←→ 外設(shè)讀寫數(shù)據(jù) DMA控制方式 (存儲(chǔ)器直接存取 ) ?內(nèi)存與外設(shè)間有 大量數(shù)據(jù) 交換時(shí)，采用中斷方式，每傳送一次數(shù)據(jù)，就必須經(jīng)歷中斷處理的全部步驟，而且一般需要 借助 CPU內(nèi)部的寄存器作為中介 ?DMA方式： 不用 CPU的寄存器作傳數(shù)中介 , 完成存儲(chǔ)器和外設(shè)間的直接傳數(shù)， CPU必須將系統(tǒng)總線的控制權(quán)讓給 DMAC DMA方式原理方框圖 DB HOLD CPU HLDA AB DMAC MEM I/O 請(qǐng)求 響應(yīng) DMA的工作流程 DMAC發(fā)存儲(chǔ)器地址 在總線上傳送數(shù)據(jù) 傳送結(jié)束？ 修改地址指針 DMA結(jié)束，交還總線權(quán) CPU允許釋放總線，向 DMAC發(fā)出總線應(yīng)答信號(hào) HLDA DMAC向 CPU發(fā)總線申請(qǐng) HOLD Y N DMAC的結(jié)構(gòu) 數(shù)據(jù) 端口 狀態(tài) / 控制 端口 DMA 控制器 地址寄存器 計(jì) 數(shù) 器 控制 / 狀態(tài)寄存器 C P U 存 儲(chǔ) 器 數(shù)據(jù)緩沖 寄存器 DMA 請(qǐng)求 觸發(fā)器 輸 入 設(shè) 備 DMA 響應(yīng) Ready DMA 請(qǐng)求 HOLD HLDA DMA操作的基本方法 ? 周期挪用 ：挪用 CPU不訪問存儲(chǔ)器的周期 ? 不影響或減慢 CPU的操作 ? 不易識(shí)別可被挪用的周期，硬件電路復(fù)雜，數(shù)據(jù)傳送不連貫、不規(guī)則 ? 周期擴(kuò)展 ：延長(zhǎng) CPU的時(shí)鐘周期 ? CPU在加寬了的周期內(nèi)不會(huì)進(jìn)行下一步操作，正好用來進(jìn)行 DMA ? 降低 CPU的處理速度 ? CPU停機(jī) ： 最簡(jiǎn)單也是最常用的 DMA傳送方式 ? 迫使 CPU讓出總線控制權(quán)，整個(gè) DMA期間， CPU都一直處于空閑狀態(tài) ? 會(huì)降低 CPU的利用率，并可能影響到 CPU對(duì)中斷的響應(yīng)和 DRAM刷新 DMAC必須具備的功能 ?向 CPU發(fā)出總線請(qǐng)求 信號(hào) HOLD。第六章 輸入 /輸出接口 輸入 /輸出接口概述 I/O指令和地址譯碼 PC系統(tǒng)總線（放到本章后面詳細(xì)講述） 數(shù)字通道接口 模擬通道接口（略） 輸入 /輸出接口概述 ? 接口解決微處理器與外設(shè)之間的差異 ? 外設(shè)種類多 ? 信號(hào)類型有機(jī)械的、物理的、電信號(hào)等 ? 信號(hào)形式有脈沖、模擬量或數(shù)字量 ? 數(shù)據(jù)傳輸率 不同 ? 數(shù)據(jù)格式 不同 ? 數(shù)據(jù)傳輸方式 不同，有并行、串行之分 ? CPU與外設(shè)都是面向接口而非直接聯(lián)絡(luò) 接口電路中的信息 ?數(shù)據(jù)信息、狀態(tài)信息 及 控制信息 AB DB CB CPU I/O 接口 I/O 設(shè)備 端口 數(shù)據(jù) 控制 狀態(tài) 數(shù)據(jù)信息 ?數(shù)據(jù)信息 ： 要交換的數(shù)據(jù)本身。 ?CPU出讓總線控制權(quán)時(shí) ， 能接收 CPU的應(yīng)答信號(hào)并 接管總線 ， 進(jìn)入 DMA方式 。 CPU通過指令來區(qū)分 是訪問 I/O口還是存儲(chǔ)單元 ? 優(yōu)點(diǎn) ：主存和 I/O端口的地址可用范圍都比較大； ? 缺點(diǎn) ： I/O指令的功能一般比較弱，在 I/O操作中必須借助 CPU的寄存器進(jìn)行中轉(zhuǎn) I/O獨(dú)立編址（二） ? 80X86系列微處理器采用獨(dú)立的 I/O編址方式 ? CPU使用地址總線中的 A0～ A15來尋址I/O口，故最大 I/O空間是 64K個(gè)字節(jié)端口（或 32K個(gè)字端口 ） 兩種編址方式比較（一） I/O 空 間 內(nèi) 存 空 間 I/O 空 間 內(nèi) 存 空 間 兩種編址方式比較（二） 存儲(chǔ)器 CPU AB DB CB 接口 外設(shè) 接口 外設(shè) CPU AB DB CB 存儲(chǔ)器 存儲(chǔ)器讀寫 I/O 讀寫 I/O接口的訪問控制 ? 微機(jī)系統(tǒng)的每個(gè)端口都有惟一的端口地址 ? 端口地址：經(jīng)譯碼電路譯碼后產(chǎn)生 端口選通信號(hào) ，控制端口的 讀 /寫操作 I/O端口的地址分配 ? 80X86系列微處理器提供 16條地址線 訪問 I/O端口 ,編址可達(dá) 64K個(gè)字節(jié)端口或者 32K個(gè)字端口 。 A 11 A 0 ≥ 1 74LS20 74LS04 IOR 74LS 32 ≥ 1 ≥ 1 ≥ 1 R 77AH ≥ 1 譯碼器譯碼 ?A15～ A8為 譯碼器使能 ?A7～ A5決定 芯片端口范圍 ?A4～ A0選擇 芯片片內(nèi)端口 2A G G DMACS A A 5 B A 6 C A 7 1 AEN 0 Y INTRCS 1 Y T/C
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1