【正文】 end if。 else kg3=39。then kg3=39。139。039。 kg3=39。 kg3=39。 else case state is when s0 = if call1=39。 kg2=39。end if。elsif(clk39。end。設(shè)計(jì)的最后階段就是對(duì)整個(gè)設(shè)計(jì)進(jìn)行驗(yàn)證仿真，提高了我們發(fā)現(xiàn)和糾正錯(cuò)誤的能力，整個(gè)設(shè)計(jì)還提高了自己動(dòng)手操作的技巧和實(shí)踐的能力。Clk還是延時(shí)模塊的觸發(fā)信號(hào)，當(dāng)時(shí)鐘上升沿到來(lái)時(shí) 觸發(fā)SYNC進(jìn)入工作狀態(tài)，CLK和SYNC構(gòu)成或門信號(hào)，有條件地共同控制計(jì)數(shù)器計(jì)數(shù)，整個(gè)延時(shí)電路是由三個(gè)不同進(jìn)制的計(jì)數(shù)器組合起來(lái)實(shí)現(xiàn)的。 3. 文件存盤，選擇 Save—as 命令，找到已存在的文件夾d:文件名與實(shí)體名一致。當(dāng)同步脈沖為高電平時(shí)，模N計(jì)數(shù)器和模N+50計(jì)數(shù)器開(kāi)始計(jì)數(shù)，并置dly_en為高電平。end case。039。139。 kg1=39。 kg1=39。039。039。139。039。 end process p1。event and clk=39。 狀態(tài)機(jī)的程序設(shè)計(jì)如下： architecture a of asm istype states is (s0,s1,s2)。 clk:in std_logic。 樓梯照明燈控制器實(shí)體的設(shè)計(jì) 定義該照明燈控制器的輸入與輸出端口。這時(shí)1腳輸出高電平經(jīng)R3向電容C1充電，使4腳電平逐漸升高直至?xí)簯B(tài)結(jié)束，電路翻回穩(wěn)態(tài)，1腳突變?yōu)榈碗娖剑琕S失去觸發(fā)電壓，交流電過(guò)零時(shí)即關(guān)斷，電燈熄滅。 方案一 設(shè)計(jì)原理 狀態(tài)機(jī)設(shè)置了三個(gè)狀態(tài)，它們分別是“等待一樓觸摸信號(hào)狀態(tài)”（S0），“等待二樓觸摸信號(hào)狀態(tài)”（S1）, “等待三樓觸摸信號(hào)狀態(tài)”（S2）。該裝置應(yīng)用電路工作原理如圖。本次設(shè)計(jì)采用vhdl語(yǔ)言編寫程序、借助Quartus 開(kāi)發(fā)軟件實(shí)現(xiàn)波形仿真并在試驗(yàn)箱上進(jìn)行模擬的方法，比較好地完成了設(shè)計(jì)的目標(biāo)，進(jìn)一步熟悉了對(duì)一系列開(kāi)發(fā)軟件的使用，增進(jìn)了對(duì)EDA課程設(shè)計(jì)的方法的掌握。本論文就將針對(duì)樓梯照明燈控制器進(jìn)行研究和設(shè)計(jì)。本次設(shè)計(jì)過(guò)程采用層次化設(shè)計(jì)方法，分模塊、分層次的進(jìn)行設(shè)計(jì)描述。這樣，上樓時(shí)可以按下AN1－ANn中任意一只按鈕，即可點(diǎn)亮照明燈；下樓時(shí)同理按動(dòng)其中任意一只也可點(diǎn)亮照明燈。此時(shí)LED發(fā)光，指示開(kāi)關(guān)位置，便于夜間尋找開(kāi)關(guān)。 各模塊原理及程序 該樓梯照明燈控制器的設(shè)計(jì)主要包括的模塊與內(nèi)容有：觸摸式開(kāi)關(guān)器實(shí)體的設(shè)計(jì)，觸摸式開(kāi)關(guān)器編程的實(shí)現(xiàn)，計(jì)數(shù)器延時(shí)的設(shè)計(jì)以及構(gòu)造體的設(shè)計(jì)。實(shí)體設(shè)計(jì)vhdl程序如下： library ieee。 狀態(tài)機(jī)編程實(shí)現(xiàn) 狀態(tài)機(jī)設(shè)置了三個(gè)狀態(tài),分別是：so,s1,s2. 三個(gè)狀態(tài)各代表三種觸發(fā)信號(hào)。039。 when s2= state=s0。led1=39。led3=39。 kg2=39。 kg2=39。139。039。 when s2 = 狀態(tài)處于第三個(gè)觸摸開(kāi)關(guān)觸發(fā)狀態(tài)if call3=39。 kg2=39。 kg2=39。需要產(chǎn)生的延時(shí)時(shí)序如圖2所示(延時(shí)量N=)。 延時(shí)模塊vhdl程序設(shè)計(jì)如下： 該程序選擇N=20， μs，由于要使用時(shí)鐘來(lái)判斷SYNC的上升沿情況，因此，如果令N=0，產(chǎn)生的delay信號(hào)仍然會(huì)有1個(gè)時(shí)鐘的固有延時(shí)，在計(jì)算延時(shí)量時(shí)應(yīng)充分考慮到這一點(diǎn)，延時(shí)量=(N+1)時(shí)鐘周期。 系統(tǒng)有關(guān)波形的仿真 波形仿真前設(shè)置 1. 開(kāi)波形編輯器，選擇Fire—New 命令，在New窗口中選擇 Other Fire選項(xiàng)卡中的Vector Waveform Fire 選項(xiàng)； 2. 設(shè)置仿真時(shí)間區(qū)域，選擇Edit—end time 命令，在彈出的窗口中的Time文本框中輸入仿真域時(shí)間，本次設(shè)計(jì)設(shè)為50微秒；3. 波形文件存盤；4. 將工程 switch 端口信號(hào)節(jié)點(diǎn)選入波形編輯器中；5. 編輯輸入波形 ，callcallcall3時(shí)鐘周期設(shè)為1秒，clk的時(shí)鐘周期設(shè)為2微秒，clr的時(shí)鐘周期設(shè)為8微秒； 波形仿真啟動(dòng)仿真器，觀察的波形如下: 圖4 仿真波形說(shuō)明 、 通過(guò)波形圖，程序設(shè)計(jì)中的各輸入輸出端口以及時(shí)鐘脈沖的時(shí)序關(guān)系可以很清楚的了解到。 很多問(wèn)題看似簡(jiǎn)單，實(shí)則不然，需要經(jīng)過(guò)認(rèn)真細(xì)心的觀察和思考才能領(lǐng)會(huì)到其中的本質(zhì)，比如這次課程設(shè)計(jì)中我們遇到的有關(guān)延時(shí)電路模塊的設(shè)計(jì)，初看是一個(gè)計(jì)數(shù)器實(shí)現(xiàn)延時(shí)的問(wèn)題，實(shí)際上里面隱含了很多的問(wèn)題：包括延時(shí)的子模塊如何組合 、計(jì)數(shù)器的進(jìn)制如何選擇、以及起關(guān)鍵作用的一個(gè)或門的設(shè)計(jì)，這些都是延時(shí)器成敗與否的關(guān)鍵 。entity asm isport(call1,call2,call3:in std_logic。begin