【正文】 RAID控制器必須同時(shí)對(duì)兩個(gè)盤進(jìn)行讀操作和對(duì)兩個(gè)鏡象盤進(jìn)行寫操作D．不支持?jǐn)?shù)據(jù)差錯(cuò)控制433．目前市面上大容量移動(dòng)儲(chǔ)設(shè)備主要分為哪幾類 ABCDA．大容量磁盤/驅(qū)動(dòng)器 B。即能寫也能讀430．在軟盤的磁道中，零磁道的數(shù)據(jù)存儲(chǔ)密度（A）A．最低 B。數(shù)據(jù)傳輸需要使用總線D．在DMA期間總線使用權(quán)是交給DMA控制器的427．一般的，主機(jī)每次寫磁盤時(shí)至少寫入（D）的數(shù)據(jù)A．1簇 B。A、對(duì) B、錯(cuò)（D）。AA、1 B、4C、5 D、10（A）和（）的多功能光驅(qū)。A、2 B、4C、7 D、20（B）。BA、對(duì) B、錯(cuò)。AA、對(duì) B、錯(cuò)。A、CLV（恒定線速度） B、BCAV（恒定角速度）C、PCAV（區(qū)域恒定角速度） D、PCLV（區(qū)域恒定線速度），因此只需（C）組線纜就能完成所有的工作。A、電磁線圈 B、盤片C、磁頭驅(qū)動(dòng)小車 D、磁頭（C）。BA、對(duì) 錯(cuò)B、它是通過（A）轉(zhuǎn)換來記錄資料?？啼洺晒β实?D)。三倍速率SDRAM C。Award337．存取時(shí)間代表了讀取數(shù)據(jù)所延遲時(shí)間 AA．對(duì) B。RAMBUS，Motorola D。Mask ROM C。傳送 D。內(nèi)存儲(chǔ)器和外存儲(chǔ)器 D。ROM和RAM的容量總和 D。5819Pentium MMX處理器的插座為（B）A．Socket5 B．Socket7 C．Socket8 D．Socket37019Pentium MMX處理器的核心電壓為（C）A． 19Klamath處理器的插槽規(guī)格為(D) A ?。?9Mendocino處理器內(nèi)核集成了(A)KB的二級(jí)緩存. 19現(xiàn)在市場(chǎng)上常見的Pentium III處理器核心的封裝方式是(C) 19Pentium4使用了（D)段的超級(jí)流水線技術(shù),這使得它比同時(shí)期的AMD Athlon 處理器更容易提升運(yùn)行頻率. 19(A)是Intel首款整合了二級(jí)緩存的CPU,并且此256K二級(jí)緩存與處理器的內(nèi)核封裝在一起,通過比系統(tǒng)總線帶寬高得多的內(nèi)部總線互聯(lián),它的工作頻率與CPU時(shí)鐘頻率同步.A. Pentium Pro B. 80486 C. Pentium MMX D. Pentium II200、主頻為600MHz,外頻為133MHz, A. PIII600B C. PIII600EB 20,信號(hào)傳輸延遲小,使用頻率大大提高B功率增加,但散熱性能得到改善C解決了IC裸芯片不能進(jìn)行交流參數(shù)測(cè)試和老化篩選的問題D I/0引腳數(shù)雖然增多,但成品率也隨之提升20世界上首顆微處理器4004是(B)位處理器 20第一個(gè)真正意義上的微處理器是1974年開發(fā)的是(A)A. 8080 208086的數(shù)據(jù)總線為( )位,寄存器寬度為(B )位,8 ,16 ,32 ,6420( D)是第一款基于X86體系結(jié)構(gòu)的CPU 201984年,IBM以Inel 80286 為CPU架構(gòu),推出了PC AT. A 20Intel CPU中有＂LV＂標(biāo)識(shí)字樣,它是(C )的縮寫. C. 低電壓 20Socket 478接口的CPU采用(B )封裝形式. BGA B. m pga C. μ PGA 20新的Intel處理器采用了三位數(shù)標(biāo)稱法,同時(shí)對(duì)應(yīng)不同類型的處理器，用(B )幾個(gè)數(shù)字進(jìn)行區(qū)別.,5,6 ,5,7 ,5,8 ,3,42CPU風(fēng)扇的3芯片設(shè)計(jì)是在原來兩芯片基礎(chǔ)上加入了一條藍(lán)線(或者是白線),主要目的是(A ). 21AMD CPU大都采用(B )值來命名. 21AMD的Socket S1接口有( C)根針腳. 21AMD 的Socket AM2接口有( B)根針腳. D93921Intel酷睿CPU的接口規(guī)格是( B)A. Socket 754 B. Socket 775 C. Socket 940 D. Socket 60321支持Socket775接口的 CPU廠商是( D)A. AMD 21AMD K5系列CPU采用了(D )封裝技術(shù).A. DIP 21早期Intel Celeron CPU采用的封裝技術(shù)是(B )A. SPGA 21以Coppermine為核心的Intel Pentium III CPU采用的封裝技術(shù)是(C )A. SPGA 21AMD 的Athlon 64和Opteron系列處理器采用的封裝技術(shù)是( D)A. SPGA 2SPGA封裝技術(shù)即倒芯片格柵陣列封裝技術(shù)(B )A 對(duì) B 錯(cuò)221. BBUL封裝技術(shù)能使用處理器的寄生電感至少降低(C)A .10% % C. 30% %(A) (C)層 224. Intel酷睿CPU采用了BBUL封裝技術(shù)(B)A 對(duì) B錯(cuò)(C)位 Athlon XP 2100+實(shí)際主頻是(D)MHz ,數(shù)據(jù)位寬(B)位 ,同時(shí)對(duì)應(yīng)不同類型的處理器,目前共采用(A)數(shù)字進(jìn)行區(qū)別,5,6,7,8,9 ,4,5,6,7,9 ,5,6,7,9 ,4,6,7,8,9,主要目的是(A) B. 偵測(cè)CPU溫度 C. 偵測(cè)機(jī)箱溫度 D偵測(cè)電源穩(wěn)定性 Pentium D和 Pentium EE雙核CPU不用經(jīng)過仲裁控制器進(jìn)行協(xié)同工作(B) B錯(cuò)”腦”,它是由(C)組成的 Pentium D CPU 和Pentium EE CPU 的最大區(qū)別是(C) D運(yùn)算器的速度,處理的主要功能是進(jìn)行BA算術(shù)邏輯運(yùn)算及全機(jī)的控制 B邏輯運(yùn)算 C算術(shù)邏輯運(yùn)算 D算術(shù)運(yùn)算(D)A取指令所需的時(shí)間 B執(zhí)行指令所需的時(shí)間 C取操作數(shù)所需的時(shí)間 D取指令和執(zhí)行指令所需要的時(shí)間(D) B. 1+2 +3 +2+3 Athlon XP處理器的主要特點(diǎn)(ABCDEF) Speed架構(gòu) D .專業(yè)3DNow! A 架構(gòu)237. AMD Opteron 處理器主要?jiǎng)?chuàng)新(BD)A增加CPU內(nèi)部緩存 (ABD) P4 CPUABCA. Intel 865P/PE/G PX/PM333 648 KT/KM333 CPU的核心類型包括(ACD)A. Palomino B. Prescott CPU的核心類型包括(ABC) ,并使得計(jì)算機(jī)用戶能夠充分利用(ABCD)A多任務(wù)處理 B安全性 C可靠性 D可管理性 E網(wǎng)絡(luò)方面 ,但外部數(shù)據(jù)總線寬度僅16位 C .,外部數(shù)據(jù)與內(nèi)存總線皆為32位 Coppermine處理器相比于前代產(chǎn)品的優(yōu)勢(shì)ABCD,工作電壓低,功耗低,散熱少,適用與移動(dòng)計(jì)算 B, D集成了全速256KB二級(jí)高速緩存 ,低功耗的VLIW D采用硬件加密技術(shù) PRO/Wireless P4 CPU工作電壓是(D)V (A)公司首先使用 Transport B. IHA A. Pentium D B. Pentium EE C. Core Duo 　XP FX ABC BD A Cache ABC Duo Solo M D BCD! Athlon64處理器集成了()多媒體指令集 ABCDE ()多媒體指令集 ABCD A ,成本低不需要額外增加更新電路,速度較快 B ,內(nèi)存的數(shù)據(jù)傳輸速率是(D)GB/s (A)個(gè) C D C B A B ,某PC100內(nèi)存的存取時(shí)間為7ns,設(shè)定CAS Latency為2,試計(jì)算它的總延遲時(shí)間是(C)ns , 要用70ns才能讀或?qū)懺摯鎯?chǔ)單元一個(gè)字節(jié)的數(shù)據(jù) B ,DDRRAM最重要的該變是在界面數(shù)據(jù)傳輸上,它在時(shí)鐘信號(hào)上升緣與下降緣各傳輸一次數(shù)據(jù)A (A)腳的小芯片,它實(shí)際上是一個(gè)FLASH ROM可擦寫存儲(chǔ)器 (A),則該內(nèi)存的性能就越優(yōu)良 B B (A).那么處理器執(zhí)行程序的速度就會(huì)很慢 ,EDO DRAM(A)了內(nèi)存有效訪問時(shí)間 ,而PC133則最適用于系統(tǒng)總線為133MHz的計(jì)算機(jī) A ,也就是指在一個(gè)工作周期內(nèi),從登記一個(gè)讀命令到第一簇?cái)?shù)據(jù)從RAM中突發(fā)輸出之間的時(shí)間間隔 A ,則內(nèi)存越快 B ,可分為 D B ,大部分時(shí)間皆由(C)的制造技術(shù)與單位成本所主宰 (C)位內(nèi)存總線 (A) SDRAM最重要的改變是在界面數(shù)據(jù)傳輸上,它在時(shí)鐘信號(hào)上升緣與下降緣各傳輸一次數(shù)據(jù),而SDRAM僅在上升緣傳輸數(shù)據(jù),這使得DDR的數(shù)據(jù)傳輸速率為傳統(tǒng)SDRAM的(A)倍 ,DDRRAM最重要的改變是在界面數(shù)據(jù)傳輸上,它在時(shí)鐘信號(hào)上升緣與下降緣各傳輸(A)次數(shù)據(jù) ,此處所示的133是指B B 293.(B)中存儲(chǔ)的信息中包括內(nèi)存的標(biāo)準(zhǔn)工作狀態(tài),速度,響應(yīng)時(shí)間等 ROM D內(nèi)存顆粒 B (A)電容 ,直接與CPU交換信息的部件是A (A) 299. 置于CPU與主內(nèi)存之間的高速緩存是使用速度較快的 B ,每一面有(D)片內(nèi)存顆粒 (A)位內(nèi)存總線 C A B焊鍍和化學(xué)鍍 C. 電鍍和物理鍍 D. 焊鍍和物理鍍 SDRAM每個(gè)時(shí)鐘周期內(nèi)只能通過總線傳輸()次數(shù)據(jù),而DDRII SDRAM則可以傳送()次數(shù)據(jù) C,6 ,6 ,4 ,8(),()和()三種頻率 C,存取周期,DRAM核心 B. 數(shù)據(jù),時(shí)鐘,SRAM核心 C. 數(shù)據(jù),時(shí)鐘,DRAM核心 D. 數(shù)據(jù),時(shí)鐘,DRAM核心()倍,核心頻率是時(shí)鐘頻率的()倍 B,2 ,0 ,4 ,(D)倍 (A)封裝形式,可以提供更好的電氣性能與散熱性 (C)V電壓就可以正常工作 (B)個(gè)引腳 :,芯片面積僅有A mm2 (D)bit 預(yù)取位數(shù)是(B)bit 3