【正文】 在前期材料和中期檢查這段時(shí)間給予我們幫助和知道，她的悉心知道使我受益匪淺。而本文所論述的關(guān)于Viterbi譯碼器實(shí)現(xiàn)的算法、譯碼器回溯深度的確定以及譯碼器性能的測(cè)試等方法具有普遍意義，可以廣泛應(yīng)用于不同的Viterbi譯碼器設(shè)計(jì)之中。輸入編碼序列為int frame[FRAME_WORD_SZ]={ 0x0000, 0xACDC, 0x2345, 0xBABE, 0x789A}。B = STATE3AND 3,B 。接下來(lái)就可以通過(guò)當(dāng)前狀態(tài)和存儲(chǔ)下來(lái)的路徑選擇信息得到下一個(gè)狀態(tài)，并獲得譯碼輸出。 維特比譯碼函數(shù)流程圖在度量值更新過(guò)程，首先要獲得局部碼距，這一部分的程序如下：LD *AR2+,16,A 。XOR B,3,A 。 1 狀態(tài)變量描述關(guān)系5 系統(tǒng)程序設(shè)計(jì)實(shí)現(xiàn) 卷積碼編碼程序設(shè)計(jì)根據(jù)卷積碼編碼的原理編寫(xiě)卷積碼編碼程序。這樣在回溯的時(shí)候，可以肯定的將初始狀態(tài)定為零。，我們只需知道前32個(gè)狀態(tài)的編碼過(guò)程，所以我們獲得寄存器狀態(tài)為S0至S31時(shí)的編碼過(guò)程，這在后面的確定蝶形運(yùn)算結(jié)構(gòu)是必須的。（1）狀態(tài)的變更：在（133，171）卷積碼編碼中，總共有個(gè)狀態(tài)。我們稱(chēng)此過(guò)程為獲得輸入符號(hào)到各個(gè)信號(hào)點(diǎn)之間的局部碼距。[13]。輸入序列度量值更新回溯輸出序列 維特比譯碼算法的處理過(guò)程首先輸入的序列是編碼后的序列，得到這些序列可以是軟判決輸入或硬判決輸入。hard39。此外，市場(chǎng)上還有大量不斷涌現(xiàn)的基于MATLAB的第三方軟硬件產(chǎn)品。相對(duì)于數(shù)值計(jì)算，符號(hào)計(jì)算不會(huì)帶來(lái)任何機(jī)器誤差，但是需要耗費(fèi)更多的計(jì)算機(jī)內(nèi)存和時(shí)間。利用這個(gè)計(jì)算器中的簡(jiǎn)單指令，能很快速完成其他高級(jí)語(yǔ)言只有通過(guò)復(fù)雜編程才能實(shí)現(xiàn)的數(shù)值計(jì)算和圖形顯示。采用改進(jìn)的哈佛結(jié)構(gòu)，1條程序總線(PB)，3條數(shù)據(jù)總線(CB、DB、EB)，4條地址總線(PAB、CAB、DAB、EAB)和2個(gè)地址產(chǎn)生器；40位的算術(shù)邏輯單元(ALU)以及一個(gè)40位的桶形移位器和兩個(gè)40位的累加器(A、B) ，支持32位或雙16位的運(yùn)算；17位x17位的硬件乘法器與一個(gè)40位專(zhuān)用加法器相連，構(gòu)成乘法器/加法器單元，可以在一個(gè)流水線周期內(nèi)完成一次乘法和累加(MAC)運(yùn)算；專(zhuān)用的指數(shù)編碼器(EXP encoder)能夠在一個(gè)周期內(nèi)完成累加器中40位數(shù)值的指數(shù)運(yùn)算；單獨(dú)的數(shù)據(jù)地址產(chǎn)生單元(DAGEN)和程序地址(PAGEN)產(chǎn)生單元，能夠同時(shí)進(jìn)行三個(gè)讀操作和一個(gè)寫(xiě)操作。綜合以上，不難發(fā)現(xiàn)viterbi譯碼器設(shè)置的主要模塊是:加比選模塊、路徑度量存儲(chǔ)管理模塊、幸存路徑存儲(chǔ)管理模塊、路徑回溯模塊上，在下面的viterbi譯碼過(guò)程中重點(diǎn)考慮。這個(gè)模塊負(fù)責(zé)對(duì)幸存路徑RAM進(jìn)行管理，負(fù)責(zé)幸存路徑的存儲(chǔ)和讀取。ACS接收原來(lái)的狀態(tài)度量和當(dāng)前的度量路徑值，每一狀態(tài)都有兩條路徑可以到達(dá)，對(duì)每一狀態(tài)的兩條路徑的對(duì)應(yīng)值相加，將得到的兩個(gè)結(jié)果進(jìn)行比較，從中選取較小的一條，將它作為當(dāng)前的狀態(tài)度量。從圖中可以看出整個(gè)譯碼器按照功能主要分成7個(gè)模塊。根據(jù)幸存路徑存儲(chǔ)的信崽，產(chǎn)生譯碼序列的輸出。檢測(cè)碼元幀的邊界以及碼元標(biāo)志。卷積碼的最大似然譯碼與分組碼的最大似然譯碼在原理上是一樣的，但實(shí)現(xiàn)方法上略有不同。每個(gè)狀態(tài)在編碼器輸入0或1時(shí)，會(huì)跳轉(zhuǎn)到另一個(gè)之中。常用的概率譯碼方法有維特比譯碼和序列譯碼。它并不是在網(wǎng)格圖上一次比較所有可能的條路徑，而是接收一段，計(jì)算、比較一段，選擇一段最可能的碼段，從而達(dá)到整個(gè)碼序列是一個(gè)有最大似然函數(shù)的序列。顯然，序列的似然度與序列長(zhǎng)度有關(guān)。任何一個(gè)錯(cuò)誤圖樣都可由公式()算出相應(yīng)的伴隨式。常用的概率譯碼方法有維特比譯碼和序列譯碼。不同結(jié)構(gòu)的卷積碼有不同的特性，卷積碼也分成系統(tǒng)卷積碼和非系統(tǒng)卷積碼等等，但這些不是本文研究的范疇。常稱(chēng)為移位算子或延遲算子，它標(biāo)志著位置狀況。下面將尋找卷積碼的生成矩陣。上一次轉(zhuǎn)移與下一次轉(zhuǎn)移在圖上首尾相連以體現(xiàn)時(shí)間的變化。狀態(tài)轉(zhuǎn)移圖雖然表現(xiàn)了各狀態(tài)轉(zhuǎn)移的去向，但不能記錄狀態(tài)轉(zhuǎn)移隨時(shí)間的軌跡。顯然，對(duì)于第i個(gè)輸入信息比特，途中將會(huì)出現(xiàn)2i條支路。描述卷積碼的方法大致可以分為解析表示法和圖形表示法。BSC信道輸入輸出都是二進(jìn)制的，也就是檢測(cè)器實(shí)行門(mén)限硬判決；DMC信道的輸入是二進(jìn)制輸出是多進(jìn)制的，也就是檢測(cè)器進(jìn)行多電平量化，亦即所謂軟判決：離散輸入連續(xù)輸出信道是DMC的極限情況。通過(guò)matlab和ccs上的仿真，我們將具體呈現(xiàn)viterbi譯碼的正確性和實(shí)用性，以及viterbi譯碼器的誤碼性能。要想開(kāi)發(fā)基于C54X DSP系統(tǒng)，首先要有C54X DSP的仿真器，才能實(shí)現(xiàn)程序的下載及調(diào)試。采用各種類(lèi)型DSPs實(shí)現(xiàn)系統(tǒng)的數(shù)字化處理和控制已經(jīng)成為了未來(lái)發(fā)展的趨勢(shì)，并且隨著DSPs運(yùn)算能力的不斷提高，數(shù)字信號(hào)處理的研究重點(diǎn)也由最初的非實(shí)時(shí)應(yīng)用轉(zhuǎn)向高速實(shí)時(shí)應(yīng)用[3]。本文主要研究（2,1,7）卷積碼的viterbi譯碼，其中碼率為1/2，約束長(zhǎng)度為7，共有64個(gè)狀態(tài)。卷積編碼器是由記憶的，即一組信息碼元的校驗(yàn)碼元不但取決于本組信息元，而且還與前m=N1組信息碼元有關(guān)。所以從信道編碼定理來(lái)看，卷積碼是一種非常有前途的碼類(lèi)。1 引言卷積碼的概率碼最早始于1961年由Wozencraft提出的序列譯碼，這是第一個(gè)實(shí)用的概率譯碼方法，1963年Fano對(duì)序列譯碼進(jìn)行改進(jìn)，提出Fano算法，從而推動(dòng)了序列譯碼的實(shí)際應(yīng)用。；在第三代無(wú)線通信系統(tǒng)的蜂窩結(jié)構(gòu)中所采用的Turbo碼，也是源自卷積碼。其中m被稱(chēng)為編碼存貯，N=m+1被稱(chēng)為編碼約束長(zhǎng)度。 數(shù)字信號(hào)處理（DSP）20世紀(jì)60年代以來(lái)，隨著大規(guī)模集成電路、數(shù)字計(jì)算機(jī)等信息技術(shù)的飛速發(fā)展。本文主要講用到TI公司的C54X系列的DSPs芯片，并將在CCS2000（for 5000）平臺(tái)上進(jìn)行仿真、運(yùn)行。在沒(méi)有仿真器的情況下，也同樣可以開(kāi)發(fā)DSP系統(tǒng)，因?yàn)镃54X DSP提供JTAG口和HPI口用于程序的下載，可以根據(jù)相應(yīng)協(xié)議設(shè)計(jì)自己的開(kāi)發(fā)系統(tǒng)。2 卷積碼卷積碼至今尚未建立像線性分組碼那樣有嚴(yán)密而完整的數(shù)學(xué)分析體系，分析它的方法也很多，但都有一定的局限性。從香農(nóng)(Shannon)信道編碼定理可以看出要降低誤碼率，通過(guò)某種規(guī)則加入冗余信息(編碼)是常用途徑之一。解析法又分為生成矩陣法、碼多項(xiàng)式法等；圖形表示法也可以分為狀態(tài)圖法、樹(shù)圖法、網(wǎng)格圖法等。從第4位信息開(kāi)始，樹(shù)狀圖的上半部和下半部完全相同，這意味著此時(shí)的輸出碼元己和第1位信息無(wú)關(guān)，由此可以看出把卷積碼的約束長(zhǎng)度定義為N1的意義。另一種描述法一網(wǎng)格圖法(也稱(chēng)柵格圖法)，使整個(gè)編碼的全過(guò)程躍然紙上。以（3，1，3）為例來(lái)討論生成矩陣[7]。我們可以用多項(xiàng)式表示移位寄存器各級(jí)與模2加的連接關(guān)系。本文主要研究viterbi譯碼在DSP中的仿真以及在matlab環(huán)境下的仿真實(shí)驗(yàn)。 代數(shù)譯碼代數(shù)譯碼[8]是從碼字本身的代數(shù)結(jié)構(gòu)出發(fā)，不考慮信道統(tǒng)計(jì)特性，在每次的計(jì)算循環(huán)之內(nèi)，可全部譯出一個(gè)碼的支路。譯碼器的任務(wù)就是根據(jù)伴隨式來(lái)確定錯(cuò)誤圖樣，得到最可能發(fā)送的碼字。如果把碼組的似然度稱(chēng)作分支量度(BM，Branch Metric)，把序列的累積似然度稱(chēng)為路徑量度(PM，Path Metric)，那么在相同序列長(zhǎng)度下(長(zhǎng)度L應(yīng)足夠大)，具有最大路徑的那個(gè)序列應(yīng)選作譯碼估值序列輸出。 卷積碼的譯碼卷積碼的譯碼方式主要有三種:1963年Massey提出的門(mén)限譯碼，這是一種基于碼代數(shù)結(jié)構(gòu)的代數(shù)譯碼，類(lèi)似于分組碼中的大數(shù)邏輯譯碼。維特比譯碼具有最佳性能，但硬件實(shí)現(xiàn)復(fù)雜；門(mén)限譯碼性能最差，但硬件簡(jiǎn)單；序列譯碼在性能和硬件方面介于維特比譯碼和門(mén)限譯碼之間。比如110100輸入1時(shí)，變成101001（其實(shí)就是移位寄存器）。主要區(qū)別在于:分組碼是孤立地求解單個(gè)碼組的相似度，而卷積碼是求碼字序列之間的相似度。（3） 分支度量計(jì)算。根據(jù)以上的步驟，不難知道看出在譯碼過(guò)程中將會(huì)有兩種信號(hào)：數(shù)字信號(hào)處理部分和模擬信號(hào)處理部分，當(dāng)信號(hào)被接收后先經(jīng)過(guò)模擬信號(hào)部分進(jìn)行量化，然后在進(jìn)行數(shù)字信號(hào)部分的處理，最終用路徑回溯輸出方法將譯碼信息序列輸出。主要由路徑計(jì)算模塊（BMG，Branch Metric Generation）,加比選模塊（ACS，Addition Comparison Selection）,狀態(tài)路徑存儲(chǔ)管理模塊（MMU，Metric Memory Management Unit）,路徑回溯模塊（TB，Traceback），路徑存儲(chǔ)模塊（SMU，Survivor Memory Management Unit）,輸入輸出模塊再加上一個(gè)控制電路模塊組成。BMG模塊：Branch Metric Generator模塊，即路徑度量模塊。Control模塊：控制電路模塊，主要負(fù)責(zé)提供各種控制信號(hào)給各個(gè)模塊，以保證時(shí)鐘上同步，流水線不堵塞，提高系統(tǒng)并行能力。4 基于DSP的viterbi譯碼技術(shù)目前，卷積碼編碼和Viterbi算法的實(shí)現(xiàn)主要由兩種方法：數(shù)字信號(hào)處理器(DSP)實(shí)現(xiàn)和可編程專(zhuān)用集成電路(ASIC)實(shí)現(xiàn)。此外，比較、選擇和存儲(chǔ)等單元能夠加速維特比譯碼的執(zhí)行。 matlab簡(jiǎn)介MATLAB[13]是一種既可交互使用又能解釋執(zhí)行的計(jì)算機(jī)編程語(yǔ)言。另外，利用MATLAB軟件包中的Simulink等組件，能夠?qū)Ω鞣N動(dòng)態(tài)系統(tǒng)進(jìn)行仿真分析，并且能為多種實(shí)時(shí)目標(biāo)生成可執(zhí)行代碼，這顯然有利于縮短軟硬件系統(tǒng)的研發(fā)周期。本次viterbi譯碼的程序主要將用到關(guān)于卷積的庫(kù)函數(shù)，這樣大大減少了程序代碼的書(shū)寫(xiě)以及資源的浪費(fèi)。)。度量值更新可以獲得整個(gè)編碼的路徑選擇信息，然后通過(guò)回溯即可得到恢復(fù)編碼過(guò)程，得到原信息序列。這些數(shù)值來(lái)自維特比方程式，可以減少符號(hào)間的沖突，通過(guò)比較接收數(shù)據(jù)與期望數(shù)據(jù)的不同度可以獲得接收數(shù)據(jù)的可信度。 蝶形運(yùn)算由大多數(shù)卷積編碼器的格狀圖可以看出卷積碼編譯碼是由若干個(gè)蝶形結(jié)構(gòu)組成的，這樣就可以采用類(lèi)似于快速Fourier變換(FFT)的蝶形運(yùn)算來(lái)簡(jiǎn)化運(yùn)算過(guò)程。我們可以通過(guò)MATLAB軟件編程仿真來(lái)獲得編碼過(guò)程。更改INPUT數(shù)組中的數(shù)值，運(yùn)行MATLAB卷積碼程序，[15]。在進(jìn)行（133，171）譯碼時(shí)，總共64個(gè)狀態(tài)，每個(gè)存儲(chǔ)器的長(zhǎng)度為16比特，所以需要四個(gè)字來(lái)存儲(chǔ)路徑信息，具體的，對(duì)于K=[10]。其中，函數(shù)的參數(shù)為信息序列首地址、編碼輸出序列存儲(chǔ)首地址和一幀信息序列的字?jǐn)?shù)。XOR B,6,A 。A = SD(2*i)SUB *AR2,16,A,B 。程序如下：SFTL A,5,B 。B = B amp。其中，有效的比特位為70個(gè)，最后的6比特?cái)?shù)據(jù)為零。在本課題研究中，做了以下幾方面工作:一、深入分析了卷積碼編碼的基本原理和數(shù)字信號(hào)處理（DSP）的發(fā)展，對(duì)