【正文】 b0。 else pwm_out1 = 139。b11000。reg [15:0] counter1,counter2。 endEndmodule2 PWM輸出程序module PWM1 ( clk,rst_n,duty_cycle1,duty_cycle2, pwm1,pwm2)。 else if ( LED==839。 end else begin if (LED==839。 rd_instru_en=1。 18200 : buff[2] = uart_rxd_dly4 。always (posedge sys_clk or negedge sys_rst_n) begin if ( sys_rst_n == 139。 counter 57200 ) counter = 1639。b0。 end else begin uart_rxd_dly1 = uart_rxd 。b0) begin uart_rxd_dly1 = 139。 //頻率選擇reg [7:0] buff 。input sys_rst_n 。b1。b0010: if(BaudTick) begin state = 439。b1110: if(BaudTick) begin state = 439。b1100: if(BaudTick) begin state = 439。b1010: if(BaudTick) begin state = 439。b1000: if(BaudTick) begin state = 439。b0000: if(TxD_en) begin state = 439。b00000000。b1。Wire [BaudGeneratorAccWidth:0] BaudGeneratorInc = ((Baud())+(ClkFrequency5))/(ClkFrequency4)。 // 待發(fā)送的數(shù)據(jù)output TxD, // 輸出端口發(fā)送的串口數(shù)據(jù) fifo232_rdreq 。Applications,Prolog，WProcessing,Algebra:Wilson通過(guò)在圖書館查閱大量的參考文獻(xiàn)和指導(dǎo)老師認(rèn)真指點(diǎn)，這些困難都一一被解決了。PCB布局方面注意電源部分對(duì)模擬信號(hào)的干擾，因此電源部分應(yīng)該遠(yuǎn)離模擬部分。其次，以STM32單片機(jī)或EP1C3T144N8型號(hào)的FPGA為控制中心、通過(guò)模數(shù)轉(zhuǎn)換器，實(shí)時(shí)采樣實(shí)現(xiàn)對(duì)輸入信號(hào)的提取，顯示功能?！?’控制運(yùn)放的增益循環(huán)增加。總電路原理圖見(jiàn)附錄B。AD轉(zhuǎn)換部分。經(jīng)過(guò)這些前期檢查，可以得出電路連接正常。Endmodule 上位機(jī)LABVIEW流程圖程序Labview的串口驅(qū)動(dòng)需要用到VISA驅(qū)動(dòng)程序，是VXI plugamp。b0。reg data_tx_en=0,FIFO_wdq_en=1,FIFO_red_en=0。 else if(Baud8Tick) bit_spacing = bit_spacing + 1。另外，STM32的USB接口程序非常多，在這里就不列出了，詳細(xì)內(nèi)容請(qǐng)參見(jiàn)官方USB固件庫(kù)。論文應(yīng)用FPGA硬件語(yǔ)言描述的內(nèi)部邏輯控制電路來(lái)控制CH372的數(shù)據(jù)讀寫。分頻電路共提供FIFO寫時(shí)鐘8種頻率，有：50MHz，25MHz，5MHz，500KHz，250KHz；由于ADS831的最低工作頻率在500KHz以上，所以分頻電路提供給AD轉(zhuǎn)換器的時(shí)鐘頻率為7種。表1 啟動(dòng)模式啟動(dòng)模式選擇引腳啟動(dòng)模式說(shuō)明BOOT1 BOOT0 X 0主閃存存儲(chǔ)器 主閃存存儲(chǔ)器被選為啟動(dòng)區(qū)域 01系統(tǒng)存儲(chǔ)器 系統(tǒng)存儲(chǔ)器被選為啟動(dòng)區(qū)域 11內(nèi)置SRAM 內(nèi)置SRAM被選為啟動(dòng)區(qū)域 STM32主控電路圖 FPGA部分的主控電路 FPGA的硬件電路設(shè)計(jì)FPGA的電路設(shè)計(jì)采用兩種程序下載方式：JTAG和AS兩種方式。它的BOOT0和BOOT1引腳控制啟動(dòng)模式，可以通過(guò)BOOT[1:0]引腳選擇三種不同啟動(dòng)模式。它還允許多處理器通信。PWM信號(hào)由控制器輸出，再經(jīng)過(guò)低通濾波器輸入到運(yùn)算放大器LM6172組成的阻抗匹配電路，輸出到增益調(diào)節(jié)控制端和直流分量控制端。模式三：7腳VOUT與5腳FDBK之間開(kāi)路，F(xiàn)DBK對(duì)COMN連接一個(gè)18uF的電容用于擴(kuò)展頻率響應(yīng)，該模式為高增益模式，其增益范圍為+~+，帶寬為9MHz.設(shè)計(jì)AD603的增益，當(dāng)7腳VOUT和5腳FDBK兩管腳的連接不同時(shí)，其放大器的增益范圍也不一樣。同時(shí)，對(duì)于一個(gè)系統(tǒng)來(lái)講，過(guò)載是不可避免的，在過(guò)載情況下，如果沒(méi)有保護(hù)，器件很容易損壞。例如若VDD＝+5，VSS＝0，VEE＝.，則0～～。要達(dá)到這個(gè)要求，僅簡(jiǎn)單的電阻分壓是達(dá)不到目的的。選用封裝類型 。, , , , 輸出電流1A 工作壓差低至1V 線荷載調(diào)節(jié)：% Max。LabVIEW 的圖形化源代碼在某種程度上類似于流程圖，因此又被稱作程序框圖代碼。LabVIEW 集成了與滿足 GPIB、VXI、 協(xié)議的硬件及數(shù)據(jù)采集卡通訊的全部功能。 nV/√Hz，采用推薦的177。成本很低，并且這些器件能提供出色的整體性能。以及密度高達(dá)20060邏輯單元（字）并且高達(dá) 288Bit的RAM以及時(shí)鐘功能（像鎖相環(huán)鎖相環(huán)）和專用雙數(shù)據(jù)率（DDR）DDR SDRAM接口和內(nèi)存（內(nèi)存要求快速循環(huán)FCRAM），旋風(fēng)設(shè)備是成本有效的解決方案的應(yīng)用程序數(shù)據(jù)的路徑旋風(fēng)設(shè)備支持不同的I / O標(biāo)準(zhǔn)，包括LVDS數(shù)據(jù)速率640每秒（Mbps）， 66和33MHz，32位和64 .外圍組件互連（PCI），外圍接口與支持ASSP和ASIC器件Altera公司的低成本也提供新配置設(shè)備配置串行到Cyclone芯片。如圖 。按性能分成兩個(gè)不同的系列：STM32F103“增強(qiáng)型”系列和STM32F101“基本型”系列。示波器通過(guò)哪種接口向上位機(jī)傳輸數(shù)據(jù)最方便是個(gè)值得考慮的問(wèn)題。這部分的設(shè)計(jì)很重要，它制約著示波器的最大工作帶寬，通過(guò)廣泛的挑選芯片、精心的設(shè)計(jì)和實(shí)驗(yàn)使示波器的帶寬達(dá)到15MHz左右。對(duì)于高頻信號(hào)和脈沖信號(hào)應(yīng)用FIFO存儲(chǔ)工作模式，低頻信號(hào)用實(shí)時(shí)工作模式。2 系統(tǒng)方案設(shè)計(jì) 虛擬示波器設(shè)計(jì)要求（1）分析虛擬示波器的國(guó)內(nèi)外發(fā)展概況與發(fā)展趨勢(shì)，并對(duì)現(xiàn)有的幾種虛擬示波器的優(yōu)缺點(diǎn)進(jìn)行分析，確定本課題所研究系統(tǒng)的技術(shù)類型，為課題的進(jìn)一步研究工作奠定基礎(chǔ)。虛擬示波器可以測(cè)量各種波形的電壓幅度，既可以測(cè)量直流電壓和正弦電壓，又可以測(cè)量脈沖或非正弦電壓的幅度。 選題目的和意義 選題目的（1）培養(yǎng)畢業(yè)生綜合運(yùn)用所學(xué)專業(yè)知識(shí)解決實(shí)際問(wèn)題的能力；（2）使畢業(yè)生初步掌握開(kāi)展科學(xué)研究的工作步驟和基本方法；（3）培養(yǎng)畢業(yè)生正確表達(dá)技術(shù)路線和研究成果的能力（寫作和口頭表達(dá)）；（4）初步培養(yǎng)畢業(yè)生探索科學(xué)技術(shù)前沿問(wèn)題的興趣；（5）掌握虛擬示波器開(kāi)發(fā)過(guò)程 選題意義傳統(tǒng)示波器是由儀器廠家設(shè)定并定義好功能的一個(gè)封閉結(jié)構(gòu)，它有特定的輸入輸出和儀器操作面板，具有波形顯示、參數(shù)測(cè)量等功能。 虛擬儀器的發(fā)展現(xiàn)狀虛擬儀器技術(shù)目前在國(guó)外發(fā)展很快，以美國(guó)國(guó)家儀器公司（NI公司）為代表的一批廠商已經(jīng)在市場(chǎng)上推出了基于虛擬儀器技術(shù)而設(shè)計(jì)的商品化儀器產(chǎn)品。虛擬儀器是應(yīng)對(duì)這些挑戰(zhàn)的一種革新性的解決方案。以電子市場(chǎng)為例，消費(fèi)者要求不同的功能可以更低的成本在一個(gè)更小的空間得到集成。近年來(lái)經(jīng)濟(jì)的低迷并沒(méi)有阻止革新的需要，但是卻要求使用更少資源。它將快速軟件開(kāi)發(fā)和模塊化、靈活的硬件結(jié)合在一起從而創(chuàng)建用戶定義的測(cè)試系統(tǒng)。在美國(guó)虛擬儀器系統(tǒng)及其圖形編程語(yǔ)言，已作為各大學(xué)理工科學(xué)生的一門必修課程。當(dāng)要實(shí)現(xiàn)更多的測(cè)量功能時(shí)，就要配置更多的儀器，這給用戶的使用帶來(lái)很多的不便，并且傳統(tǒng)示波器的測(cè)量精度比較低，無(wú)法滿足高精度的測(cè)量要求，而且傳統(tǒng)的示波器缺乏相應(yīng)的計(jì)算機(jī)接口，配合數(shù)據(jù)采集及數(shù)據(jù)處理比較困難。更有用的是它可以測(cè)量一個(gè)脈沖電壓波形各部分的電壓幅值，如上沖量或頂部下降量等。（2）分析當(dāng)前流行虛擬示波器方案優(yōu)缺點(diǎn)的基礎(chǔ)上，確定系統(tǒng)的總體設(shè)計(jì)方案，掌握虛擬示波器的原理；（3）在系統(tǒng)總體設(shè)計(jì)方案的基礎(chǔ)上，通過(guò)調(diào)研，了解目前市場(chǎng)上各種芯片的性能，根據(jù)實(shí)際市場(chǎng)供需狀況綜合考慮性能、價(jià)格等因素，選擇滿足實(shí)際系統(tǒng)需要的各種芯片，進(jìn)行系統(tǒng)硬件部分的具體設(shè)計(jì)，主要包括電源模塊、前級(jí)處理模塊以及主控模塊的電路原理圖設(shè)計(jì)。虛擬示波器對(duì)模擬量進(jìn)行實(shí)時(shí)取樣。進(jìn)入AD轉(zhuǎn)換器輸出數(shù)字信號(hào)，選擇8Bit數(shù)據(jù)精度，80MHz轉(zhuǎn)換速率的高速AD轉(zhuǎn)換器得到較高的測(cè)量頻率。由于現(xiàn)在絕大部分上位機(jī)都帶有USB接口，USB接口的發(fā)展已經(jīng)很成熟，傳輸速率較高，抗干擾能力強(qiáng)等優(yōu)點(diǎn)，我選擇一款帶有USB接口的單片機(jī)，即STM32單片機(jī)，具有性能高、成本低、功耗低等優(yōu)點(diǎn)。增強(qiáng)型系列時(shí)鐘頻率達(dá)到72MHz，是同類產(chǎn)品中性能最高的產(chǎn)品；基本型時(shí)鐘頻率為36MHz，以16位產(chǎn)品的價(jià)格得到比16位產(chǎn)品大幅提升的性能，是16位產(chǎn)品用戶的最佳選擇。 STM32F103C8T6最小系統(tǒng)板 FPGA的選型FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 ALTERA公司的EP1C3T144C8N芯片 信號(hào)采集處理部分的方案確定AD轉(zhuǎn)換部分需要8位的最高達(dá)到80MHz的轉(zhuǎn)換速率。%176。5 V電源時(shí)功耗為125mW。它還內(nèi)置了便于應(yīng)用TCP/IP、ActiveX等軟件標(biāo)準(zhǔn)的庫(kù)函數(shù)。 系統(tǒng)電源本課題的電源需要提供四種電壓：+5V,.5V,+,+，還需要較大的功率輸出。負(fù)載調(diào)節(jié)：% Max。由于ICL7660的最大輸出電流100mA，設(shè)計(jì)要求最大電流在300mA左右，因此。因?yàn)樵谙乱患?jí)輸入及引線都存在分布電容，這個(gè)分布電容的存在對(duì)于被測(cè)信號(hào)的高頻分量有嚴(yán)重的衰減，會(huì)造成信號(hào)的高頻分量的失真，因此，必須使用阻容補(bǔ)償分壓電路，然后再通過(guò)后續(xù)電路處理以滿足A/D轉(zhuǎn)換器的輸入電壓范圍要求。－VEE電源范圍內(nèi)具有極低的靜態(tài)功耗，與控制信號(hào)的邏輯狀態(tài)無(wú)關(guān)。因此，系統(tǒng)中設(shè)計(jì)了由二極管和電阻構(gòu)成的過(guò)載保護(hù)電路，將輸入信號(hào)限制在177。可設(shè)置位三種形式。在以上三種模式中，增益G（dB）與控制電壓U3的關(guān)系。 增益倍數(shù)控制電路直流分量電路選用LM6172運(yùn)算放大器組成跟隨電路，控制電路輸出PWM控制信號(hào)，輸入到LM6172的跟隨輸入端，其輸入端由低通濾波電路組成，最終輸出符合要求的直流電平。 使用多緩沖器配置的DMA方式，可以實(shí)現(xiàn)高速數(shù)據(jù)通信。如圖表1所示。JTAG下載方式是將編譯后生成的sof文件通過(guò)JTAG口直接下載到FPGA內(nèi)，一般是臨時(shí)調(diào)試用的，掉電后下載數(shù)據(jù)將丟失；AS下載一般是將編譯后生成的pof文件下載到prom（flash）里，掉電數(shù)據(jù)不會(huì)丟失，重新上電prom會(huì)自動(dòng)加載程序到FPGA。UART模塊的發(fā)送負(fù)責(zé)將接收到的FIFO數(shù)據(jù)發(fā)送到上位機(jī)，接收模塊負(fù)責(zé)接受上位機(jī)的命令，此部分還包括對(duì)接收到的命令的分析，并做出相應(yīng)的控制，主要有對(duì)PWM模塊輸出信號(hào)的控制和前級(jí)處理部分模擬開(kāi)關(guān)的控制。它有兩種電源供電電壓：+5V和+。 主程序流程圖主程序流程圖部分主要包括示波器向上位機(jī)發(fā)送數(shù)據(jù)和上位機(jī)向示波器發(fā)送命令兩部分。wire next_bit = (bit_spacing==7)。always ( data_tx_en or FIFO_wdq_en) if (FIFO_rd) begin //FIFO寫滿時(shí)，寫FIFO被禁止，使能讀FIFO data_tx_en = 139。 FIFO_wdq_en = 139。play聯(lián)盟制定的I/O接口軟件標(biāo)準(zhǔn)及其規(guī)范的總稱。電源部分的