【正文】 1． 假設(shè)磁盤(pán)采用DMA 方式與主機(jī)交換信息，其傳輸速率為2MB/s，而且DMA 的預(yù)處理需1000 個(gè)時(shí)鐘周期，DMA 完成傳送后處理中斷需500 個(gè)時(shí)鐘周期。]四、 問(wèn)答題 3．（6 分）設(shè)某機(jī)有四個(gè)中斷源A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)锳 B C D， 現(xiàn)要求將中斷處理次序改為D A C B。(課本P241) 設(shè)機(jī)器A的主頻為8MHz，機(jī)器周期含4個(gè)時(shí)鐘周期，試求該機(jī)的平均指令周期和機(jī)器周期。（課本P238） 已知：兩浮點(diǎn)數(shù)x = 210，y = 201 求：x + y。 47．設(shè) n = 8 （不包括符號(hào)位），則原碼一位乘需做 8 次移位和最多 8 次加法，補(bǔ)碼Booth算法需做 8 次移位和最多 9 次加法。42．設(shè)指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長(zhǎng)度固定，且具有直接、間接（一次間址）、變址、基址、相對(duì)、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占 7 位，尋址特征位占 3 位，可直接尋址的范圍是 214 ，一次間址的范圍是 224。個(gè)微程序 。 30．設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為1,1111111。 25．一個(gè)8體低位交叉的存儲(chǔ)器，假設(shè)存取周期為T(mén)，CPU每隔 t（T = 8t）時(shí)間啟動(dòng)一個(gè)存儲(chǔ)體，則依次從存儲(chǔ)器中取出16個(gè)字共需 823 存取周期。 19．微指令格式可分為 垂直 型和 水平 型兩類，其中 垂直 型微指令用較長(zhǎng)的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。 13．對(duì)于一條隱含尋址的算術(shù)運(yùn)算指令，其指令字中不明確給出 操作數(shù)的地址 ，其中一個(gè)操作數(shù)通常隱含在 累加器 中。如果采用同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為 280ns。 2．常見(jiàn)的數(shù)據(jù)傳送類指令的功能可實(shí)現(xiàn) 寄存器 和 寄存器 之間，或 寄存器 和 存儲(chǔ)器 之間的數(shù)據(jù)傳送。 A．PC； B．地址寄存器； C．累加器； D．ALU。 A．存儲(chǔ)器的容量； B．指令字長(zhǎng)； C．機(jī)器字長(zhǎng)； D．存儲(chǔ)字長(zhǎng)。 A．并行方式； B．串行方式； C．串并方式； D．并串方式。 167．所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指___B___。 163．水平型微指令的特點(diǎn)是___A___。 159．下述說(shuō)法中___B___是正確的。 A．關(guān)中斷指令； B．機(jī)器指令； C．開(kāi)中斷指令； D．中斷隱指令。 A．靜態(tài)微程序； B．毫微程序； C．動(dòng)態(tài)微程序； D．微程序。 A．原碼和反碼不能表示 1，補(bǔ)碼可以表示 1； B．三種機(jī)器數(shù)均可表示 1； C．三種機(jī)器數(shù)均可表示 1，且三種機(jī)器數(shù)的表示范圍相同； D．三種機(jī)器數(shù)均不可表示 1。 143．所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指___B___。 139．設(shè)寄存器內(nèi)容為10000000，若它等于 0，則為_(kāi)__A___。 135．設(shè)變址寄存器為X，形式地址為D，某機(jī)具有先間址后變址的尋址方式，則這種尋址方式的有效地址為_(kāi)_B____。 131．變址尋址和基址尋址的有效地址形成方式類似，但是__C____。 A．產(chǎn)生存儲(chǔ)周期“竊取”； B．在鍵盤(pán)輸入過(guò)程中，每按一次鍵； C．兩數(shù)相加結(jié)果為零； D．結(jié)果溢出。 A．48； B．46； C．36； D．38。 A．向左規(guī)格化； B．向右規(guī)格化； C．發(fā)出出錯(cuò)信息； D．舍入處理。 A．間接尋址； B．變址尋址； C．相對(duì)尋址； D．直接尋址。 A．間接尋址； B．變址尋址； C．相對(duì)尋址； D．立即尋址。 D．以上都不對(duì)。 104．中斷向量可提供__C____。 100．在二地址指令中___C___是正確的。 96．超流水線技術(shù)是__A____。 92．在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是___C___。 88．在采用增量計(jì)數(shù)器法的微指令中，下一條微指令的地址___B___。 84．在中斷接口電路中，向量地址可通過(guò)___B___送至CPU。 80．設(shè)機(jī)器數(shù)采用補(bǔ)碼形式（含l位符號(hào)位），若寄存器內(nèi)容為9BH，則對(duì)應(yīng)的十進(jìn)制數(shù)為_(kāi)__C___。 76．超標(biāo)量技術(shù)是__B____。 72．在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是___B___。 68．微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制（編碼）方式是___B___。 64．在下列因素中，與Cache的命中率無(wú)關(guān)的是 ___C___。 60．以下敘述__A____是錯(cuò)誤的。 A．PC； B．地址寄存器； C．累加器； D．ALU。 51．在CPU的寄存器中，___B___對(duì)用戶是完全透明的。 46．計(jì)算機(jī)中表示地址時(shí)，采用___D___ 。 42．存放欲執(zhí)行指令的寄存器是___D___。 38．直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入___A___。 34．指令寄存器的位數(shù)取決于___B___。 30．在程序的執(zhí)行過(guò)程中，Cache與主存的地址映射是由__C____。 26．對(duì)有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，這屬于計(jì)算機(jī)在____C__方面的應(yīng)用。 22．程序控制類指令的功能是___C___。 A．采用微程序控制器的處理器稱為微處理器； B．在微指令編碼中，編碼效率最低的是直接編碼方式； C．在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短； D．CMAR是控制器中存儲(chǔ)地址寄存器。A．中斷服務(wù)程序可以是操作系統(tǒng)模塊； B．中斷向量就是中斷服務(wù)程序的入口地址； C．中斷向量法可以提高識(shí)別中斷源的速度； D．軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。 A．控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果； B．一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算五個(gè)單元； C．所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成； D．以上答案都正確。 A．停止CPU訪問(wèn)主存； B．周期挪用； C．DMA與CPU交替訪問(wèn)； D．DMA。 A．加法指令的執(zhí)行周期一定要訪存； B．加法指令的執(zhí)行周期一定不訪存； C．指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存； D．指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存。 3．垂直型微指令的特點(diǎn)是__C____。 7．在運(yùn)算器中不包含____D__。 11．總線通信中的同步控制是___B___。 15．浮點(diǎn)數(shù)的表示范圍和精度取決于___C___ 。 19．中斷向量可提供__C____。 A．進(jìn)行主存和CPU之間的數(shù)據(jù)傳送； B．進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送； C．改變程序執(zhí)行的順序； D．一定是自動(dòng)加+1。 A．?dāng)?shù)值計(jì)算； B．輔助設(shè)計(jì)； C．?dāng)?shù)據(jù)處理； D．實(shí)時(shí)控制。 A．操作系統(tǒng)來(lái)管理的； B．程序員調(diào)度的； C．由硬件自動(dòng)完成的； D．用戶軟件完成。 A．存儲(chǔ)器的容量； B．指令字長(zhǎng)； C．機(jī)器字長(zhǎng)； D．存儲(chǔ)字長(zhǎng)。 A．PC； B．地址寄存器； C．累加器； D．ALU。 A．MAR； B．PC； C．MDR； D．IR。 A．原碼； B．補(bǔ)碼； C．反碼； D．無(wú)符號(hào)數(shù)。 A．程序計(jì)數(shù)器； B．指令寄存器； C．狀態(tài)寄存器； D．通用寄存器。 56．三種集中式總線控制中，___A___方式對(duì)電路故障最敏感。 A．一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行； B．DMA和CPU必須分時(shí)使用總線； C．DMA的數(shù)據(jù)傳送不需CPU控制； D．DMA中有中斷機(jī)制。 A．Cache塊的大?。?B．Cache的容量； C．主存的存取時(shí)間。 A．字段直接編碼； B．直接編碼； C．混合編碼。 A．尾數(shù)的符號(hào)位與第一數(shù)位不同； B．尾數(shù)的第一數(shù)位為1，數(shù)符任意； C．尾數(shù)的符號(hào)位與第一數(shù)位相同； D．階符與數(shù)符不同。 A．縮短原來(lái)流水線的處理器周期； B．在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令； C．把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令。 A．27； B．97； C．101； D．155。 A．地址線； B．?dāng)?shù)據(jù)線； C．控制線； D．狀態(tài)線。 A．在當(dāng)前的微指令中； B．在微指令地址計(jì)數(shù)器中； C．在程序計(jì)數(shù)器； D．在CPU中。 A．尾數(shù)的第一數(shù)位為1，數(shù)符任意； B．尾數(shù)的符號(hào)位與第一數(shù)位相同； C．尾數(shù)的符號(hào)位與第一數(shù)位不同； D．階符與數(shù)符不同。 A．縮短原來(lái)流水線的處理器周期； B．在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令； C．把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令； D．以上都不對(duì)。 A．指令的地址碼字段存放的一定是操作數(shù)； B．指令的地址碼字段存放的一定是操作數(shù)地址； C．運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中； D．指令的地址碼字段存放的一定是操作碼。 A．被選中設(shè)備的地址； B．傳送數(shù)據(jù)的起始地址； C．中斷服務(wù)程序入口地址； D．主程序的斷點(diǎn)地址。 108．在控制器的控制信號(hào)中，相容的信號(hào)是__C____的信號(hào)。 112．設(shè)寄存器內(nèi)容為10000000，若它等于0，則為_(kāi)__D___。 116．超標(biāo)量技術(shù)是___B__。 120．在一地址格式的指令中，下列__B___ 是正確的。 124．下列敘述中___A___是正確的。 128．下列敘述中___A___是錯(cuò)誤的。 A．變址寄存器的內(nèi)容在程序執(zhí)行過(guò)程中是不可變的； B．在程序執(zhí)行過(guò)程中，變址寄存器和基址寄存器和內(nèi)容都可變的； C．在程序執(zhí)行過(guò)程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變； D．變址寄存器的內(nèi)容在程序執(zhí)行過(guò)程中是可變的。 A．EA = (X) +D； B．EA = (X) + (D)； C．EA = ((X) +D)； D．EA = X +D。 A．原碼； B．補(bǔ)碼； C．反碼； D．移碼。 A．地址線、數(shù)據(jù)線和控制線三組傳輸線。 147．變址尋址方式中，操作數(shù)的有效地址是__C____。 151