【正文】 圖52 SOPC Builder定制硬件系統(tǒng) 硬件系統(tǒng)編譯Altera公司發(fā)布的Quartus ，進一步鞏固在CPLD、FPGA和HardCopy ASIC設(shè)計性能和效能上的領(lǐng)先地位。通過自動完成以前易于出錯的工作，SoPC Builder可以節(jié)約幾周甚至幾個月的開發(fā)時間。其封裝為672腳的Fineline BGA，是2C35系列中引腳最多的封裝，最多可以有475個I/O引腳供用戶使用。SOPC Builder允許選擇和自定義系統(tǒng)模塊的各個組件和接口。其流程如圖45所示。圖43 LCD16027的寫時序 播放MP3音樂方案這部分程序的主要任務(wù)是控制STA013對數(shù)據(jù)進行解碼以及D/A 轉(zhuǎn)換芯片工作，從而實現(xiàn)播放MP3 音樂的功能。 讀取SD卡方案該部分程序主要負責(zé)把MP3文件從SD卡中讀取到SDRAM 中，供STA013 解碼用。而只有通過軟硬件協(xié)同設(shè)計，Sopc才能夠發(fā)揮出其最大的生命力。功能是輸入，輸出這兩組變量之間的關(guān)系；而算法表示了如何從某個特定的輸入演變出相應(yīng)的輸出的方法。嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計是讓軟件設(shè)計和硬件設(shè)計作為一個整體并行設(shè)計，找到軟硬件的最佳結(jié)合點，從而使系統(tǒng)高效工作。同傳統(tǒng)設(shè)計方法相比，軟硬件協(xié)同設(shè)計提高了設(shè)計抽象的層次，并拓展了設(shè)計覆蓋的范圍，采用軟硬件協(xié)同設(shè)計技術(shù)可以使系統(tǒng)設(shè)計更好和更快。通過簡單地在FAT中添加文件鏈接的個數(shù)可以任意增加文件大小和子目錄個數(shù)（只要有空簇存在）。它包括一個稱為基本輸入輸出參數(shù)塊的區(qū)域，保留扇區(qū)的總數(shù)記錄在引導(dǎo)扇區(qū)中的一個參數(shù)中。在總共512字節(jié)的主引導(dǎo)記錄中，MBR 的引導(dǎo)程序占了其中的446個字節(jié)（相對于扇區(qū)首地址的偏移量0H～1BDH），隨后的64字節(jié)（偏移量1BEH～1FDH）為DPT（Disk Partition Table，硬盤分區(qū)表），最后的兩個字節(jié)“55 AA”（偏移量1FEH～1FFH）是分區(qū)有效的結(jié)束標(biāo)志。l 分區(qū)引導(dǎo)扇區(qū)記錄各個分區(qū)啟動的引導(dǎo)程序。同樣，在一個基于SPI的設(shè)備中，至少有一個主控設(shè)備。也是所有基于SPI的設(shè)備共有的，它們是SDI（數(shù)據(jù)輸入），SDO（數(shù)據(jù)輸出），SCK（時鐘），CS（片選）。這些優(yōu)點使得SD卡備受數(shù)碼產(chǎn)品的青睞。在結(jié)束時，I2C的兩條線都保持高電平，這就是I2C總線的禁止?fàn)顟B(tài)。當(dāng)尋址的被控器件不能應(yīng)答時，數(shù)據(jù)保持為高，接著主控 器產(chǎn)生停止條件終止傳輸。I2C 總線上數(shù)據(jù)的傳輸速率在標(biāo)準(zhǔn)模式下可達100kbit/s，在快速模式下可達400kbit/s。為了進行通訊，每個接到I2C總線的設(shè)備都有一個唯一的地址，以便于主機尋訪。轉(zhuǎn)換后由CS4334的PIN5和PIN8輸出模擬音頻信號，模擬音頻信號經(jīng)TDA2822放大后輸出就可以聽到解碼后的MP3音樂了。圖31 MP3解碼電路PCB（1）芯片初始化：檢查STA013芯片是否存在；向STA013傳送SST公司提供的“”配置文件。MP3解碼電路通過6個PIO口與DE2開發(fā)板相連。l 這樣減輕CPU運算的負擔(dān)：處理器用來參與控制和傳輸數(shù)據(jù)，而音頻的解碼由專用ASIC來處理大量的數(shù)據(jù)流解碼，并把數(shù)據(jù)傳給音頻器件。：放出音樂和顯示歌曲狀態(tài)。所以在編碼的時候就沒有必要將所有的聲音進行編碼，這樣就減小了數(shù)據(jù)量。后來，在MPEGI的基礎(chǔ)上，又提出了MPEGII的編碼標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的音頻部分與MPEGI的音頻部分在 算法上基本一致，但提供了與CCITT的G722相類似的16KHz， KHz和24 KHz的采樣速率，這樣就使得MP3也可以用于低比特率（64Kbps）語音通信中。軟硬件混合實現(xiàn)硬件實現(xiàn)軟件實現(xiàn)約束系統(tǒng)成本系統(tǒng)性能圖24 軟硬件劃分及實現(xiàn)方式比較 軟硬件綜合（Synthesis）的任務(wù)是把高層次的描述自動轉(zhuǎn)化為低層次的實現(xiàn)。 圖22 SOPC技術(shù)研究的主演內(nèi)容 軟硬件協(xié)同技術(shù)在Sopc中，尤其是面向特定應(yīng)用的Sopc，軟件和硬件的結(jié)合更加緊密，軟硬件之間的功能劃分，以及軟件和硬件的實現(xiàn)都沒有固定的模式，而是隨著應(yīng)用的不同而變化。自底向上的設(shè)計在某種意義上講可以看作上述從頂向下設(shè)計的逆過程。顯然，同一功能塊可以由多種邏輯設(shè)計加以實現(xiàn)。對要完成的任務(wù)進行分解，先對最高層次中的問題進行定義、設(shè)計、編程和測試，而將其中未解決的問題作為一個子任務(wù)放到下一層次中去解決。當(dāng)用戶通過原理圖或HDL語言描述一個邏輯電路以后，F(xiàn)PGA開發(fā)軟件會自動計算邏輯電路的所有結(jié)果，并把結(jié)果事先寫入RAM，這樣，每輸入一個信號進行邏輯運算相當(dāng)于輸入一個地址進行查表，找出相應(yīng)地址，然后輸出即可。在上電的時候，由EEPROM內(nèi)自行啟動的加載時序把數(shù)據(jù)流加入FPGA中，對其內(nèi)部邏輯進行配置。北京大學(xué)計算機系楊芙清院士和程旭教授等人，已研發(fā)成功國內(nèi)第一個微處理器軟硬件協(xié)同設(shè)計平臺；上海嵌入式系統(tǒng)研究所研發(fā)的基于FPGA實現(xiàn)處理器的ECNUX研發(fā)平臺。軟硬件協(xié)同仿真可看作異構(gòu)仿真的一種，Ptolemy己經(jīng)應(yīng)用于嵌入式系統(tǒng)的算法層和體系結(jié)構(gòu)層描述和驗證。 國內(nèi)外文獻綜述目前軟硬件協(xié)同設(shè)計領(lǐng)域的研究十分活躍，Berkeley， Princeton等著名大學(xué)有專門的研究小組進行相關(guān)研究，在電子設(shè)計領(lǐng)域權(quán)威的學(xué)術(shù)會議，DAC （Design Automation Conference）和ICCAD上每年都有相當(dāng)篇幅的論文涉及軟硬件協(xié)同設(shè)計，每年ACM還召開軟硬件協(xié)同設(shè)計的專門會議CODES。而且還非常好的保持了原來的音質(zhì)。而且SOC具有極高的綜合性，在一個硅片內(nèi)部運用VHDL等硬件描述語言，實現(xiàn)一個復(fù)雜的系統(tǒng)。所以，介入嵌入式系統(tǒng)行業(yè)，必須有一個正確的定位。 嵌入式系統(tǒng)嵌入式系統(tǒng)本身是一個相對模糊的定義。第一種方法稱為基于核的設(shè)計（Corebased design），它將系統(tǒng)的功能劃分為不同的核，采用IP （Intellectual Property）核以完成特定的設(shè)計功能。根據(jù)IP核描述的所在集成電路的設(shè)計層次，或者說根據(jù)核優(yōu)化的程度，IP可分為硬IP、軟IP和固核IP。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路（ASIC）芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件（FPLD），其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。各式各樣的數(shù)碼產(chǎn)品，它們不僅體積小巧，而且功能強大，這些產(chǎn)品在我們的生活中扮演著重要的角色，因為它們豐富并改善著我們的生活。關(guān)鍵詞　SOPC（片上可編程系統(tǒng)）；Nios II；MP3；軟硬件協(xié)同設(shè)計；Nios II System Based on the Design of MP3 PlayersAbstractIn recent years, digital electronic products renew very fast. From the original discrete ponents to the current integrated chips, these products showing us with much powerful functions while decreasing their sizes. They provides us a great help for daily life.Sopc(System on a programmable Chip)is a flexible and efficient SOC solution proposed by Altera Corporation. It put modules that are necessary like processor,memory,input/output interface,LVDS and CDR together into a PLD device. As a result, the system can be cut、expand、upgraded at our will, hardware and software are programmable insystem at the same time.This paper presents a Nios II processorbased MP3 Players, the system is based on Altera39。本文提出一種基于Nios II處理器的MP3播放器的具體實現(xiàn)過程，系統(tǒng)基于Altera公司的DE2 開發(fā)平臺進行設(shè)計，并利用板上的SD卡作為存儲設(shè)備，在Nios II處理器上實現(xiàn)MP3的播放、TXT文件的讀取以及LCD液晶顯示等功能。硬件設(shè)計主要利用SOPC Builder，將處理器、存儲器和其它所需的外設(shè)IP核添加進去，生成一個完整的自己定制的Nios II軟核系統(tǒng)。s DE2 development platform using the SD card on the board as store equipment to achieve functions like MP3 playing,txt file reading and LCD displaying.Hardware design is pleted in Sopc Builder, Through adding the processor、memory and other IP cores of the peripherals to their own customized SOPC control system , generating a Nios II softcore systems of customized pletely. Combined with Quartus II EDA tools, we can precisely meet the demand of the customized system after download the core into the FPGA design of the software part was pleted in the Nios II IDE environment, and functions like reading the TXT and MP3 files stored in the SD card,LCD displaying,MP3 music playing and buttons controlling can be achieved. All of this can be programmed by C.This thesis Emphasize on the following key techniques in hardware/software codesign, it is the integration of specification, synthesis and simulation of hardware and software with unified design tools. By using hardware/software codesign, the design cycle can be shortened and design efficiency can be improved. On the other hand, designers can choose hardware or software implication method for system functions according the characteristic of function and the design constraints, in order to achieve high performance, low cost design.Through applying the SOPC design concept into the process of designing digital products, period of the development process can be shortened. Needs of the upgrading technology can be met at the same time. It39。由于核心器件及一些知識產(chǎn)權(quán)的成本居高不下，一些電子產(chǎn)品的售價讓消費者望而生畏。現(xiàn)場可編程門陣列（FPGA）是一種半導(dǎo)體器件，可以在制造完成后進行編程。硬IP所有的驗證和仿真工作都已完成，用它可以直接產(chǎn)生硅片，系統(tǒng)設(shè)計者不能再對它進行修改。第二種方法是在超大規(guī)模的集成處理器核上使用軟件的方法實現(xiàn)設(shè)計功能。目前嵌入式系統(tǒng)已經(jīng)滲透到我們生活中的每個角落，工業(yè)、服務(wù)業(yè)、消費電子等領(lǐng)域……，而恰恰由于這種范圍的擴大，使得“嵌入式系統(tǒng)”更加難于明確定義。例如Palm之所以在PDA領(lǐng)域占有70％以上的市場，就是因為其立足于個人電子消費品，著重發(fā)展圖形界面和多任務(wù)管理；而風(fēng)河的Vxworks之所以在火星車上得以應(yīng)用，則是因為其高實時性和高可靠性。用戶不需要再像傳統(tǒng)的系統(tǒng)設(shè)計一樣，繪制龐大復(fù)雜的電路板，一點點的連接焊制，只需要使用精確的語言，綜合時序設(shè)計直接在器件庫中調(diào)用各種通用處理器的標(biāo)準(zhǔn)，然后通過仿真之后就可以直接交付芯片廠商進行生產(chǎn)。正是因為MP3體積小，音質(zhì)高的特點使得MP3格式幾乎成為網(wǎng)上音樂的代名詞。主要EDA廠家（Candence， ALTERA）目前已經(jīng)推出部分支持軟硬件協(xié)同設(shè)計的工具，并將軟硬件協(xié)同設(shè)計作為下一代的系統(tǒng)級EDA工具的關(guān)鍵技術(shù)。早期的軟硬件協(xié)同設(shè)計工具僅僅支持協(xié)同驗證，大多數(shù)工具都只有在體系結(jié)構(gòu)層設(shè)計基本完成后才能仿真硬件和軟件模塊的相互作用。在不久的將來，隨著軟硬件協(xié)同設(shè)計技術(shù)研究的深入，支持FPGA設(shè)計實現(xiàn)的功能強大的軟硬件協(xié)同設(shè)計平臺將會出現(xiàn)，并加速推進嵌入式系統(tǒng)的設(shè)計研發(fā)進程。而對基于EEPROM工藝的CPLD來說，則不存在這樣的問題，在數(shù)據(jù)下載芯片后，掉電后