【正文】 3. 積分器輸出過零時，計數(shù)器超過最大值，產(chǎn)生溢出現(xiàn)象。但只要uO未達到輸入信號的峰值，就會增加，只有當uO=uImax時，才會關(guān)閉與門G，使之得以保持。 4． 精度 ， 速度 。2．A/D轉(zhuǎn)換的一般步驟包括 、 、 和 。 【106】 ，按下開關(guān)S使門鈴Y鳴響，且抬手后持續(xù)一段時間。2. (b)所示，畫出電路輸出uo的波形。10180。b10000000: A=339。b001。 839。reg [2:0] A。 default : Y=839。b1011 : Y=839。b00000100。always case (temp) 439。else out = out 1。module count(out,data,load,reset,clk)。input[7:0] data?！?2】簡述手工設(shè)計與PLD設(shè)計的流程？解： 答：手工設(shè)計：第一步，設(shè)計電路，畫出邏輯圖；第二步，選擇邏輯元器件。 6．動態(tài)，需要；靜態(tài)，不需要。5．DRAM 速度 SRAM，集成度 SRAM。不同的[MN]，具體見下表。2174。3. 按QdQcQbQa順序電路給出的編碼如下0000→0010→0100→0110→1000→0001→0011→0101→0111→1001→0000【710】試用2片4位二進制計數(shù)器74LS160采用清零法和置數(shù)法分別實現(xiàn)31進制加法計數(shù)器。10174。3174。電路可自啟動。 (a) (b)解：由FF1和FF0構(gòu)成的是三進制加法計數(shù)器（過程從略） 整個電路為六進制計數(shù)器。 X=0 X=1 Q2 Q1 Q2 Q1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 0 0 0 0 (b) 【72】，假設(shè)初始狀態(tài)QaQbQc=000。該電路A輸入每出現(xiàn)一次下降沿，Q1端就輸出一個寬度等于時鐘周期的脈沖。(b)【67】根據(jù)特性方程，外加與非門將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器，應如何實現(xiàn)？若反過來將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應如何實現(xiàn)？解：JK觸發(fā)器特性方程 D觸發(fā)器特性方程 D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器 （a）所示。(b)【64】，列出真值表，寫出特性方程，說明其邏輯功能。 圖 解：基本RS觸發(fā)器Q端和端的波形可按真值表確定，要注意的是，當和同時為“0”時，Q端和端都等于“1”。【514】解：設(shè)合格為“1”，通過為“1”；反之為“0”。表中C1，C0為功能選擇輸入信號；A、B為輸入變量；F為輸出。解：1. 根據(jù)題意直接填寫函數(shù)卡諾圖，(a)所示。圖略。 解：。 【48】(a)所示CMOS電路，已知各輸入波形A、B、C如圖(b)所示，R=10kW，請畫出F端的波形。圖(a)為TTL門電路，圖(b)為CMOS門電路。圖中C的作用是 加速 （去耦，加速，隔直）。 (3) ABC ( ) (4)AB(C+D) ()。 與運算的法則可概述為：有“0”出 0 ，全“1”出 1；類似地或運算的法則為 有”1”出”1”，全”0”出”0” 。 摩根定理表示為：= ；=。 (5) (M9 ) 。 2．，已知它們的輸入短路電流為IS＝，高電平輸入漏電流IR＝40μA。解：(a) (b) 【44】？如不正確，請予更正。(a) (b)解： 當C=0時，輸出端邏輯表達式為F=；當C=1時，F(xiàn) =，即，F(xiàn) = +C。G1 G0Y0 0A0 11 0AB1 1【55】用與非門實現(xiàn)下列邏輯關(guān)系，要求電路最簡?！?7】仿照全加器設(shè)計一個全減器，被減數(shù)A，減數(shù)B，低位借位信號J0，差D，向高位的借位J，要求：1． 列出真值表，寫出D、J的表達式； 2． 用二輸入與非門實現(xiàn)；3． 用最小項譯碼器74LS138實現(xiàn)； 4． 用雙四選一數(shù)據(jù)選擇器實現(xiàn)?；啚?的最小項，可得輸出Y的與或非式 2. (b)。 列出真值表，寫出F的表達式； 用八選一數(shù)據(jù)選擇器和門電路實現(xiàn)。根據(jù)題意。和同時撤消，即同時變?yōu)椤?”時，Q端和端的狀態(tài)不定。 解：1．真值表(CP=0時，保持；CP=1時，如下表） 2．特性方程Qn+1=Dn3．該電路為鎖存器（時鐘型D觸發(fā)器）。JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器 ， （b）所示。(b)第7章 時序邏輯電路【71】，假設(shè)觸發(fā)器的初始狀態(tài)均為0。(1) 寫出驅(qū)動方程、列出狀態(tài)轉(zhuǎn)換表、畫出完整的狀態(tài)轉(zhuǎn)換圖。狀態(tài)轉(zhuǎn)換表（略），完整的狀態(tài)轉(zhuǎn)換圖 和CP作用下的波形圖如下圖。(4) 電路圖如下圖。4174。11174。 解：答案略。3174。M N進制0 0八0 1九1 0十四1 1十五第8章 存儲器【81】 填空1．按構(gòu)成材料的不同，存儲器可分為磁芯和半導體存儲器兩種。6．DRAM是 RAM，工作時（需要，不需要） 刷新電路；SRAM是 RAM，工作時（需要，不需要） 刷新電路。7．先進先出數(shù)據(jù)存儲器。第三步，進行正確的連線。input load,clk,reset。output[7:0] out。endendmodule【95】Verilog語言程序清單如下，寫出電路的邏輯功能表，并通過QuartusII進行仿真。b0001 : Y=839。 439。b00100000。b11111111。wire [7:0] temp=Y。b00000100: A=339。 839。b111。103180。 (a) (b) 解：1. 該電路為555定時器構(gòu)成的施密特觸發(fā)器。1. 計算門鈴鳴響頻率；2. 在電源電壓VCC不變的條件下，要使門鈴的鳴響時間延長，可改變電路中哪個元件的參數(shù)？3. 電路中電容C2和C3具有什么作用？解：1. 已知555定時器構(gòu)成多諧振蕩器，門鈴振蕩頻率為2. R3和C4構(gòu)成放電回路，使兩個參數(shù)增大，可延長放電時間常數(shù)。3．已知被轉(zhuǎn)換信號的上限頻率為10kHZ，則A/D轉(zhuǎn)換器的采樣頻率應高于 。 5． 雙積分型， 逐次逼近型?！?14】雙積分型A/，請簡述其工作原理并回答下列問題：1．若被檢測電壓UI(max)=2V，則二進制計數(shù)器的容量應大于多少？需用多少位二進制計數(shù)器？2．若時鐘頻率fCP=200kHz，則采樣時間T1=?3．若fCP=200kHz，UIVREF=2V，欲使積分器輸出電壓UO的最大值為5V，積分時間常數(shù)RC應為多少。【117】 ，畫出輸出電壓Uo的波形。試問：1．若被檢測信號的最大值為，要能分辨出輸入電壓的變化小于等于2mV，則應選擇多少位