【正文】 END IF 。 dd1=dd139。139。 END IF。 ELSE aa0=aa039。 ELSIF(SUB=39。 IF(dd1=1001) THEN dd1=0000。 END IF。 END IF。139。 cc1=0001。 aa0,aa1,bb0,bb1,cc0,cc1,dd0,dd1: BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0))。 END IF。139。 WHEN 0100 =LEDE =0011。 S2 amp。USE 。 THEN SOUND=39。 SOUND: OUT STD_LOGIC)。 END IF 。039。 。AND S2=39。 LED=0011 。139。 AND S0=39。 )THEN IF ( WARN=39。139。 ENTITY LOCK IS PORT (CLK,CLEAR:IN STD_LOGIC。我的同組成員也給了我很大的幫助。深刻體會到“紙上得來終覺淺，絕知此事要躬行”這句古話的含義了。故應(yīng)將各個模塊綜合起來設(shè)計總電路，但是由于成員對頂層程序設(shè)計這一部分不甚了解，故沒有完成這一環(huán)節(jié)。其他搶答者搶答成功后的減分操作與此相同。（2）然而當(dāng)計分復(fù)位端RST=0時，此時計分器可以計分。系統(tǒng)輸出信號：倒計時輸出端QA[3..0]、QB[3..0]。當(dāng)計時使能端EN為高電平，有系統(tǒng)時鐘信號CLK時，進(jìn)行一分鐘倒計時。也是用編程的方式將它們各個程序、信號、輸入輸出之間的關(guān)系用VHDL語言來敘述清楚，還關(guān)系到程序的調(diào)用問題，需要設(shè)計者思路清晰，設(shè)計合理；②元器件圖示連線。由于POINTS_A1: STD_LOGIC_VECTOR(3 DOWNTO 0)，所以POINTS_A1=0110。 記分模塊為哪組進(jìn)行記分取決于鑒別模塊的輸入信號G，當(dāng)G=1000時表示A組最先搶答，則在此模塊中為A組記分，當(dāng)G=0100時表示B組最先搶答，則在此模塊中為B組記分，當(dāng)G=0010時表示C組最先搶答，則在此模塊中為C組記分，當(dāng)G=0001時表示D組最先搶答，則在此模塊中為D組記分。60秒時間用兩個數(shù)碼管QA，QB顯示，其中QA表示60秒的個位，QB表示60秒的十位。 搶答鑒別模塊的元件圖如下圖所示： 圖31 鑒別模塊元件框圖 引腳作用：輸入信號：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號INI。計時至0時，停止計時，揚(yáng)聲器發(fā)出超時報警信號，以中止未回答完問題。在主持人將系統(tǒng)復(fù)位并發(fā)出搶答指令后，蜂鳴器提示搶答開始，計時顯示器顯示初始時間并開始倒計時，若參賽選手按下?lián)尨鸢粹o，則該組別的信號立即被鎖存，并在組別顯示器上顯示該組別，同時揚(yáng)聲器也給出音響提示，此時，電路具備自鎖功能，使其他搶答按鈕不起作用。其中，搶答器就是典型的一種運(yùn)用數(shù)字集成的設(shè)備。以下幾章主要介紹搶答器的搶答鑒別、計分和報警功能的實現(xiàn)，VHDL語言的特點(diǎn)及發(fā)展趨勢。搶答過程：主持人按下系統(tǒng)復(fù)位鍵（RST），系統(tǒng)進(jìn)入搶答狀態(tài)，計時模塊和計分模塊輸出初始信號給數(shù)碼顯示模塊并顯示出初始值?！?】系統(tǒng)的總體框圖如下： 圖21系統(tǒng)的總體框圖 子模塊的設(shè)計思想和實現(xiàn)根據(jù)對搶答器的功能要求，把要設(shè)計的系統(tǒng)劃分為五個功能模塊：搶答信號鑒別模塊、計時模塊、計分模塊、數(shù)碼顯示模塊和揚(yáng)聲器控制電路，具體的說，顯示模塊又包含最先搶答的組別顯示電路、計時值顯示電路和計分顯示電路。【3】備注：理論上來說，A、B、C、D四組搶答，應(yīng)該有從0000—1111等16種可能情況，但是由于時鐘信號的頻率很高而且是在時鐘信號上升沿的狀況下才做出的鑒別，所以在這里兩組以上同時搶答成功的可能性非常小，因此可以只設(shè)計四種情況，即A、B、C、D分別為1000、0100、000001，這大大簡化了電路的設(shè)計復(fù)雜性。當(dāng)預(yù)置數(shù)控制信號LDN=1可通過TA來調(diào)整QA，TA來一次高電平，則QA的數(shù)值就加1；用TB來調(diào)整QB，通過這兩個調(diào)整信號可調(diào)整參賽者答題所需要的時間。 計分模塊用VHDL語言進(jìn)行編程的流程圖如下： 圖36計分模塊的設(shè)計狀態(tài)圖注：在設(shè)計中減法的實現(xiàn)是以加法運(yùn)算來實現(xiàn)的。圖37 譯碼顯示模塊的元件圖主要原理是四位二進(jìn)制BCD編碼轉(zhuǎn)換成七段二進(jìn)制數(shù)字，以阿拉伯?dāng)?shù)字的形式輸出在數(shù)碼管上，使觀眾能夠更直觀的看到結(jié)果。同樣，系統(tǒng)清零信號CLR、預(yù)置及倒計時控制信號LDN，亦為高電平有效。假如C組按下?lián)尨鸢粹o時，組別輸出為0010，同時C組的顯示燈被點(diǎn)亮。仿真分析：首先應(yīng)該清楚，在計分器電路的設(shè)計中，按十進(jìn)制進(jìn)行加減分操作的，當(dāng)出現(xiàn)時鐘信號上升沿CLK就可以完成對參賽者加減分操作。減分的仿真與此類似，因為是以加法實現(xiàn)，本質(zhì)與加分相同，當(dāng)計分復(fù)位端RST=0時，可以計分。 對該設(shè)計的建議，搶答成功后各組臺號燈具有記憶功能，這一點(diǎn)會造成即使下一輪搶答沒有搶答成功者（即有兩人或兩人以上同時按下?lián)尨鹌鳎氨稽c(diǎn)亮的led燈會仍然保持點(diǎn)亮狀態(tài)。其次，我發(fā)現(xiàn)自己對課本知識不是太熟悉，對開發(fā)工具的利用掌握的也不是很熟練，導(dǎo)致在編程、仿真時遇到不少麻煩。在此首先謝謝趙老師的指導(dǎo)。還要 感謝的是我親愛的重慶三峽學(xué)院以及學(xué)院的每一位領(lǐng)導(dǎo)、老師和同學(xué)。 LED : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 ELSIF (CLK 39。039。139。 AND S0=39。139。 LED=0010 。 AND S2=39。 。 報警模塊源代碼 （1）LIBRARY IEEE。039。 END PROCESS。END FOUL。 THEN CASE a IS WHEN 1000 =LEDE =0100。139。 ELSE LEDE=0000。USE 。aa0=0000。EVENT AND CLK=39。 END IF。 END IF。 END IF。139。 aa1=aa139。 ELSE bb0=1001。 cc1=0000。 ELSIF(CHOOSE=1000) THEN IF(dd0=0000) THEN IF(dd1=0000) THEN