【正文】 試畫(huà)出數(shù)據(jù) c出棧以前與出棧以后堆棧 ， SP與通用寄存器 A的狀態(tài) 。 分 析 題 解： (1) PC=14位 IAR=14位 IDR=16位 DAR=16位 DDR=16位 AC0=AC1=16位 IX0=IX1=16位 (2)將 DM的地址寄存器 DAR變成 17位 ， 尋址空間可變?yōu)?217=131072字 （ 128K） (3)已知條件 OP碼域只有 2位 ， 僅操作碼 11尚未使用 。⑤ 指令存儲(chǔ)器 (IM)最大容量為 16384字 。 這兩種情況下 ， 硬件上均需一個(gè) 20位的 MAR寄存器 。 由于 X1,X2各占 3位 ， 可指定 8種尋址方式 。 ② 有兩個(gè)通用寄存器組 ， 每組包括 16個(gè)寄存器 。 （ 3）一個(gè)操作數(shù)在源寄存器（共 32個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由基值寄存器和偏移量決定）。 分 析 題 ? 指令格式如下所示 。 模塊圖如下圖所示 . 應(yīng) 用 題 第四章習(xí)題 分 析 題 ? 下表列出 pentium機(jī)的 9種尋址方式名稱(chēng)及有關(guān)說(shuō)明 ， 請(qǐng)寫(xiě)出對(duì)應(yīng)尋址方式的有效地址 E的計(jì)算方法 。請(qǐng)?jiān)O(shè)計(jì)一個(gè) 1M 32位的存儲(chǔ)器 。 對(duì) DRAM存儲(chǔ)器來(lái)講 ， 兩次刷新的最大時(shí)間間隔是 2ms。 它們各自具備一套地址寄存器 ， 數(shù)據(jù)緩沖器 ， 各自以等同的方式與 CPU傳遞信息 . CPU訪問(wèn)８?jìng)€(gè)存儲(chǔ)模塊 ， 可采用兩種方式：一種是在存取周期內(nèi) ， 同時(shí)訪問(wèn)８?jìng)€(gè)存儲(chǔ)模塊 ， 由存儲(chǔ)器控制它們分時(shí)使用總線進(jìn)行信息傳遞 。 每一組 16位 （ 4片 ） ， 共16組 ， 組與組間譯碼采用 4： 16譯碼 。 存儲(chǔ)周期 T=200ns， 數(shù)據(jù)總線寬度為 32位 ， 總線傳送周期 τ =50ns。 對(duì)階： 設(shè) x的階碼為 jx,y的階碼為 jy, jx = (+01)2,jy = (+10)2, jx – jy = (01)2 – (10)2 = (01)2,小階的尾數(shù) S1右移一位 S1 = ()2,jx階碼加１，則 jx = (10)2 = jy,經(jīng)舍入后， S1 = (0,100)2,對(duì)階完畢。 要求直接用補(bǔ)碼完成尾數(shù)乘法運(yùn)算 ， 運(yùn)算結(jié)果尾數(shù)仍保留８位 （ 含符號(hào)位 ） ， 并用尾數(shù)之后的４位值處理舍入操作 。 計(jì) 算 題 解：移碼采用雙符號(hào)位 ， 尾數(shù)補(bǔ)碼采用單符號(hào)位 ， 則有 [Mx]補(bǔ) =,[My]補(bǔ) =,[Ey]移 =01 011,[Ey]補(bǔ) =00 011, [Ex]移 =00 011, (1) 求階碼和 [Ex+Ey]移 =[Ex]移 +[Ey]補(bǔ) =00 011 + 00 011 = 00 110, 值為移碼形式 2 (2） 尾數(shù)乘法運(yùn)算可直接采用補(bǔ)碼陣列乘法器實(shí)現(xiàn) ， 即有 [Mx]補(bǔ) [My]補(bǔ) = []補(bǔ) []補(bǔ) = [,10010010]補(bǔ) （ 3） 規(guī)格化處理 乘積的尾數(shù)符號(hào)位與最高數(shù)值位符號(hào)相反 ， 已是規(guī)格化的數(shù) ， 不需要左規(guī) ， 階碼仍為 00110。 x = 2jx S1 = 2(10)2 () y = 2jy S2 = 2(10)2 (+) 計(jì) 算 題 尾數(shù)相減 [S1]補(bǔ) = + [S2]補(bǔ) = [S1S2]補(bǔ) = 尾數(shù)求和絕對(duì)值大于 1,尾數(shù)右移一位，最低有效位舍掉，階碼加１（右規(guī)），則 [S1S2]補(bǔ) = (規(guī)格化數(shù) )， jx = jy = 11 規(guī)格化結(jié)果 證明題 ? 已知 [x]補(bǔ) = … xn 求證 [1x]補(bǔ) = … xn + 2n 證明： [1x]補(bǔ) = [1]補(bǔ) + [x]補(bǔ) = 1 + … xn + 2n = … xn + 2n 證明題 ? 設(shè) [x]補(bǔ) = … xn , [y]補(bǔ) = … yn , 證明： [x y]補(bǔ) = [x]補(bǔ) (y0 + y1 21+y2 22+…… +yn 2n)。 問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器帶寬各是多少 ？ 解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出 m=8個(gè)字的信息總量都是： q=32位 8=256位 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出 8個(gè)字所需的時(shí)間分別是： t2=mT=8 200ns=1600ns=16 107(s) t1=T+(m1)t =200+7 50ns=550ns= 107(s) 順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是： W2=q/t2=256247。 應(yīng) 用 題 (3) 采用異步刷新方式 ， 在 2ms時(shí)間內(nèi)分散地把芯片 64行刷新一遍 ， 故刷新信號(hào)的時(shí)間間隔為 2ms/64 = ， 即可取刷新信號(hào)周期為 30μs （ 4） 如采用集中刷新方式 ， 假定 T為讀 /寫(xiě)周期 ， 則所需刷新時(shí)間為 64T。另一種方式是：在一個(gè)存取周期內(nèi)分時(shí)訪問(wèn)每個(gè)體 ， 即每經(jīng)過(guò)１／８存取周期就訪問(wèn)一個(gè)模塊 。 DRAM芯片讀 /寫(xiě)周期為 s。 其存儲(chǔ)容量是多少 ？ 畫(huà)出組成模塊圖 。 Pentium機(jī)尋址方式 序 號(hào) 尋址方式名稱(chēng) 說(shuō) 明 （ 1 ） 立 即 操作數(shù)在指令中 （ 2 ） 寄存器 操作數(shù)在某寄存器中，指令給出寄存器號(hào) （ 3 ） 直 接 D isp 為偏移量 （ 4 ） 基 值 B 為基值寄存器 （ 5 ） 基值 + 偏移量 （ 6 ） 比例變址 + 偏移量 I 為變址寄存器， S 為比例因子 （ 7 ） 基值 + 變址 + 偏移量 （ 8 ） 基值 + 比例變址 + 偏移量 （ 9 ） 相 對(duì) PC 為程序計(jì)算器分 析 題 解： (1) 操作數(shù)在指令中 (2) E=(R) (3) E = Disp (4) E = (B) (5) E = (B) + Disp (6) E = (I) S + Disp (7) E = (B) + (I) + Disp (8) E = (B) + (I) S + Disp (9) 指令地址 = (PC) + Disp 分 析 題 ? 一種二地址 RR型 ， RS型指令結(jié)構(gòu)如下所示 6 位 4 位 4 位 1 位 2 位 1 6 位OP 源寄存器 目標(biāo)寄存器 I X D （偏移量）其中源寄存器 ， 目標(biāo)寄存器都是通用寄存器 ， I為間接尋址標(biāo)志位 ， X為尋址模式字段 .D為偏移量字段 .通過(guò) I,X,D的組合 ， 可構(gòu)成一個(gè)操作數(shù)的尋址方式 ， 其有效地址 E的算法及有關(guān)說(shuō)明列于下表 ,請(qǐng)寫(xiě)出表中 6種尋址方式名稱(chēng) ， 并說(shuō)明主存中操作數(shù)的位置 。 OP為操作碼字段 ， 試分析指令格式特點(diǎn) 。所以是 RS型指令。 請(qǐng)問(wèn)： (1)16位字長(zhǎng)的指令和 24位字長(zhǎng)的指令各有什么優(yōu)缺點(diǎn) ？ 哪種方案較好 ？ (2)若選用 24位的指令字長(zhǎng) ， 基地址寄存器還有保留的必要嗎 ？ ? 解： （ 1） 采用 16位字長(zhǎng)的指令 ， 原則上講 ， 優(yōu)點(diǎn)是節(jié)省硬件 （ 包括 CPU中的通用寄存器組 ， ALU與主存儲(chǔ)器 ， MDR） ， 缺點(diǎn)是指令字長(zhǎng)較短 ， 操作碼字段不會(huì)很長(zhǎng) ， 所以指令條數(shù)受到限制 。 比較兩種方案 ， 從性能價(jià)格比衡量 ， 16位字長(zhǎng)指令的方案較優(yōu) 。 參與這種尋址方式的通用寄存器 ， 可賦與地址編號(hào)來(lái)加以區(qū)分 。⑥ 四個(gè)合法的操作碼中 ， 任一操作碼所指定的任何一個(gè)操作數(shù)都可以按直接尋址方式從 DM中找到 。 如果增加其他組多指令 ， 可采用 “ 擴(kuò)充操作碼 ” 方式 ， 即利用 UNA=11,再用指令格式中的非“ OP碼域 ” 某幾位來(lái)具體定義各種指令 。 ? 解： 存儲(chǔ)器堆棧中 ， 進(jìn)棧時(shí)先存入數(shù)據(jù) ， 后修改堆棧指示器 。 CPU中有一硬件堆棧指示器 SP且用通用寄存器A作為數(shù)據(jù)